- Sipeed Lichee Tang Nano 4K Gowin FPGA плата разработки с HDMI и
интерфейсом камеры за $15 -> MBedder(3 знак., 13.03.2022 15:23, pld, ссылка, ссылка, полностью)
- есть рабочий проект на вериологе под xc3s50. как правильно
портировать проект на иной камень - xc3s200а? m16(552 знак., 26.12.2021 21:00, pld, полностью)
- Китай разрешил AMD поглотить Xilinx, но выдвинул ряд условий - Evgeny_CD(1 знак., 27.01.2022 22:05, pld, ссылка, полностью)
- Забудьте про Xilinx. Системы разработки недоступны из РФ с их
сайта. Думаю, ИМС тоже. - VVB(28.02.2022 11:51)
- AMD стала намного сильнее. Все регуляторы одобрили покупку Xilinx
Сделка будет закрыта на днях. - Evgeny_CD(1 знак., 11.02.2022 16:16, ссылка)
- Две американские компании, объясните зачем им китайское разрешение
для совокупления? - Moлoдoй кoллeгa(28.01.2022 08:23)
- Я еще в конце 90-х сказал, что придет время, когда программа будет
выполняться не в CPU, а в FPGA. Похоже все идет к тому. С++ в этом
светлом будущем придет каюк? - Codavr(27.01.2022 23:54)
- Для вычислений нет единого оптимального решения. CPU, FPGA и ASIC
закрывают практическуи всю "площадь" задач. Суперкомпьютеры и GPU
закрывают остальное. - misyachniy(28.01.2022 12:52)
- вспоминаются транспьютерные ускорители начала 90х... - sav6622(28.01.2022 11:18)
- 65-50нМ процессоры уровня Атлон или не помню какая Корка, работали
на 2-2,5ГГц. Аналогичные по проектным нормам ФПГА с трудом
организуют какой арифметичный узел на 250-300МГц. Т.к. ФПГА
универсальная приблуда, а процессор, узкозаточенная. За
универсальность приходицца платить высокой избыточностью жылеза и,
соотв., меньшей скорострельностью. Зато на задачах с высокой
степенью параллелизацыи, 300 МГц ФПГА кратно обует процессор по
производительности. - mse homjak(28.01.2022 01:19)
- Еще допустимую степень конвейризации стоит упомянуть. - Evgeny_CD(28.01.2022 01:51)
- Я говорил о следующем. Evgeny_CD(700 знак., 28.01.2022 16:30)
- Ну у ФПГА умножитель умножает на 300 и хоть оконвейеризируй его,
выше работать не будет. У процессора и скорость выше, и некое
распараллеливание арифметики тоже в наличии. У ФПГА принципиальный
косяк в универсальности и избыточности. - mse homjak(28.01.2022 10:17)
- выше 300 работать не будет. но 65nm Spartan имеет до 180
умножителей. которые можно загрузить работой на 100%. а у проца
какой процент команд умножения в программе? - Mahagam(28.01.2022 10:34)
- Я-ж обо што и пишу. Если задача ложится на ФПГА, какой гиговый ДСП
сосед у какого Цыклона-2 на 140МГц, не говоря обо што более жырное.
Но стоит написать корку какого АВР, то выясняецца, что МК с 0,35мкм
нормами уделывает 50-60нм аналога на равных частотах. Я уж не
говорю о потреблении. Потомушто АВР специализированная схема, а
ФПГА, универсальная. - mse homjak(28.01.2022 16:09)
- Если нужно много умножений, то их процент в соответствующей
программе будет немалым, если считать исполняемые команды, а
учитывая наличие параллельных ALU и конвейеризацию, то одновременно
может исполняться пара умножений каждый такт на частоте ~3ГГц с
предельной загрузкой 256битной шины DDR4 памяти, и это только одно
ядро и без SIMD. А, ктати, умножители в спартане плавучие или
целочисленные? - =AlexD=(28.01.2022 10:55)
- Нет, все станет C++. SystemC - оно из C++ сделано. - Evgeny_CD(28.01.2022 01:17)
- Кто-то работает? А то вопрос... POV(275 знак., 28.02.2022 12:34, pld, полностью)
- У меня засада. Для начального освоения FPGA по Х&Х в порядке
домашнего хобби приобрёл недорогую оценочную плату на серийно
выпускаемом Spartan-6. VVB(665 знак., 27.02.2022 16:55 - 17:12, pld, ссылка, полностью)
- с минимальными изменениями в синтаксисе все их примеры превращаются
в простой Verilog - Mahagam(27.02.2022 21:05)
- скажем так. практически любую версию ISE или Vivada можно скачать с
родного сайта xilinx. средство лечения абсолютно одинаковое (способ
лечения) для всех версий. А для современных вивадо есть вебпак на
большинство младших плис (ну собственно для тренировки на
кошечках). По хорошему стоит "забыть" про systemverilog для плис
младше 7-го семейств (с точки зрения масспродакшен). Сами среды
разработки самодостаточны (для начального и среднего уровня
работы). ISE для плис 6 -го Zoro(72 знак., 27.02.2022 19:14)
- Вот Х&Х аккуратнее используйте, все же думают, что это Хоровиц
и Хилл:-) - Visitor(27.02.2022 18:27)
- Это чего, я cmake пытался вкурить пару лет назад, ни один пример с
офсайта даже простейший! Не собирается в принципе, без допиливания - sav6622(27.02.2022 17:14)
- хез. я тоже начинающий, три сторонних проекта под спартан-3 на
верилоге синтезируются без проблем. среда та же 14.7, на торенте
нашёл без таблетки, с файлом лицензии. - m16(27.02.2022 17:08)
- Изучать программируемую логику по Х&Х, это надо очень одарённым
быть, если я, конечно, правильно это сокращение понял. - teap0t(27.02.2022 16:59)
- Прошлая тема не взлетела, т.к. телепаты в отпуске, а предложенные
рекомендации поверхностные, не катят они. Вопрос по тому как внутри
ПЛИС фиксируется фронт... POV(757 знак., 21.02.2022 13:05, pld, полностью)
- Переработал, не могу сообразить... POV(343 знак., 18.02.2022 10:35, pld, полностью)
- CellularRAM - любопытный тип SDRAM. Скрыты операции работы с
банками, есть вариант мультиплексированной шины A и D, есть вариант
раздельной. $6..7 для 256 Мбит. Больше нет. Может работать
синхронно и асинхронно. В FPGA можно сделать простой кастомный
контроллер, который под задачу даст очень небольшую задержку. Evgeny_CD(46 знак., 14.02.2022 23:37, pld, ссылка, ссылка, полностью)
- CLEAR is an open-source FPGA ASIC provided by efabless’ chipIgnite.
SoC RISC-V + мелкая FPGA - Evgeny_CD(1 знак., 09.02.2022 00:51, pld, ссылка)
- PCIExpress 1.0 2.5GT/s analyzer на базе ПЛИС своими руками - Evgeny_CD(1 знак., 26.01.2022 17:42, pld, ссылка, полностью)
- Простой проект осциллографа на Xilinx - Evgeny_CD(1 знак., 25.01.2022 01:35, pld, ссылка, полностью)
- Подскажите, плиз, где можно найти ядро fft для квартуса. Встала
задача быстро считать много фурья. У меня есть DE10-Nano, это 5й
циклон, по оценкам его должно вполне хватить с запасом. Но
альтеровское/интеловское fft хочет лицензии, а то, что я увидел
навскидку в интернетах, в основном заточено под xilinx (и я не
уверен, хватит ли моих знаний на то, чтоб за не очень большое время
переточить под альтеру). Заранее спасибо. - ar-elec(19.01.2022 14:56, pld, полностью)
- Дешевая плата на FPGA Gowin - Evgeny_CD(18.08.2021 12:19, pld, ссылка, полностью)
- Tang Nano, Tang Nano 4K, Tang Nano 9K. В последнюю засунули
PicoRV32 RISC-V soft-core - Evgeny_CD(1 знак., 17.01.2022 17:40, ссылка)
- Али - Evgeny_CD(1 знак., 22.11.2021 16:30, ссылка)
- Народ, а ключик на их EDA где получить можно? Позавчера на их сайте
сделал запрос, до сих пор тишина(( - danuna(08.09.2021 10:45)
- Вопрос. Если она на Али дешевле 18 дублонов, следует ли этого
бояться? Не то чтобы мне 200 рублей жалко, алгоритм покупки с
рекомендованного сайта не освоил. - Kpoк(18.08.2021 23:35)
- существует маршрут проектирования с выходом на gowin через apicula.
в работе не проверял. фyтбoлиcт(12 знак., 18.08.2021 20:10,
, ссылка, картинка)
- Спасибо, уже купил :) - LightElf(18.08.2021 17:51)
- Я бы сказал, что скорее на SoC Gowin :) Stewart Little(84 знак., 18.08.2021 13:25)
- Никогда раньше не сталкивался с ДСП. А тут Ютуб это видео подсунул.
Понравилось. Посмотрел даташит на это чудо, но так и не понял,
какая максимальная частота дискретизации возможна для данного
девайса. Нигде не указано, что нельзя больше 48кГц. Можно ли
поставить кварц повыше, а коэффициент деления поменьше, тем самым
задрав Fs? До скольки можно задрать? Кто в теме, объясните
пожалуйста. Yurasvs(8 знак., 07.01.2022 12:35, pld, youtube, полностью)
- Если это понравилось, то можете посмотреть на пример практического
применения DSP из этой линейки (ADAU1761) - приёмник Белка-DSP. , ,
, + на ютубе много обзоров. arhiv6(29 знак., 08.01.2022 14:22, ссылка, ссылка)
- КМ1813ВЕ1 вот где силища. - Codavr(07.01.2022 22:40)
- Аналоговые девицы хотят приворожить ардуинщиков. Цифровая обработка
сигнала на современных процессорах это не больно и быстро. У меня
Кортекс М4, на 72МГц тактовой, код в ОЗУ, обсчитывал два
колебательных контура в аппаратной плавучке, при частоте
семплирования 300кГц, загрузка была процессора была почти полная. - IBAH(07.01.2022 21:41)
- Да занятный девайс. Не в теме но по логике. Если посмотреть то есть
Audio ADC. К нему, как понял, можно подключать аудио сигнал без
фильтрации . Скорей всего там сразу стоит антиалиасинговый фильтр
заточен на FS 48kHz. Вообще схема синхронизации суровая. Кварц
привязан к FS "The oscillator is designed to work with a 256 × FS
master clock, which is 12.288 MHz for a FS of 48 kHz and 11.2896
MHz for a fS of 44.1 kHz. ". А PLL для ядра привязан к FS "SETTING
MASTER CLOCK/PLL framer(243 знак., 07.01.2022 21:09)
- Да как то оверсемлинг и прореживание применяются, только не просто,
там несколько каскадов фильтров типа CIC должно быть. Давно задачка
была, модем на 1200 бит декодировать, оцифровка 12 кГц, кажется
просто, а нет. Несущая модема 1700 выходит, до кратности с 12 кГц
ее увеличить надо до 48 кГц. Можно 1 отсчет размножить на
несколько, или взять 1, остальное нулями забить. От этого только
уровень выхода зависит. В маткаде все моделировал, на компе другой
чел писал, получилось. - Visitor(07.01.2022 20:45)
- Ну хоть не инстаграмм. Настройки кодеков позволяют варьировать
рабочую частоту в широких пределах (только самые дешёвые
ограничиваются 48к, есть (у меня) до 192к). И алгоритмы обсчёта
тоже самые разные. ДСП заточен не скалярное произведение векторов и
может десятикратно превосходить АРМ, работающий на той же частоте.
Если кодек 48к а процик 100М, то можно смело класть 2000 умножений
накоплений на отсчёт. ( ну ладно, 1900) - Kpoк(07.01.2022 20:09)
- Цикл статей про историю FPGA. How the FPGA Came to Be, Part 1 - Evgeny_CD(1 знак., 09.12.2021 14:20, pld, ссылка, полностью)
Ford Quadricycle, 1896 год
Крушение Ариан-5 , 1996 год
Killdozer, 2004 год
Герметичные разъёмы ZH28 аналоги СНЦ28
Применение высокоскоростных CAN FD трансиверов Xinluda XL1042
Distilling Stale Gasoline to Make it Usable Again
DIY Ceramic Circuit Boards Surely Count As Solarpunk
Agilex 9 FPGAs power COTS VPX boards
Value DSCs streamline embedded control
RF tool captures reusable design workflows
Buck controller streamlines in-vehicle USB charging
Low-noise USB scopes deliver 16-bit resolution
