Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Суббота
5 июля

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

ARM, RISC-V контроллеры

1079672 Топик полностью

evgeniy1294 (22.02.2021 23:13, просмотров: 388) ответил Kceния на Вопрос чуть в сторону: когда D-Cache включают, то оно на SRAM1-2-3 действует? Это которое:

Блок-схема в даташите говорит, что да, без разницы.

Ответить

- Это грустно... Хотя говорят, что через MCU поправимо. А стоит ли мне вернуться с AXI на DTCM теперь (после того, как DMA-процессы вынесла в SRAM123)? Есть ли разница, где ОЗУ у программы располагать? - Kceния(23.02.2021 15:09)
  - Немного поправлю: через MPU, AXI - это шина, TCM - память. В TCM обычно помещают стэк и данные программы, с которыми не требуется работать через DMA. - evgeniy1294(23.02.2021 15:53)
    - Речь шла об MPU (Memory Protection Unit), с помощью которой якобы можно задавать, какие области памяти не надо кэшировать => - Kceния(23.02.2021 16:20, ссылка)
  - есть. но небольшая - Mahagam(23.02.2021 15:29)
    - А вот здесь мужик жалуется, что у него AXI работает вдвое медленнее, чем DTCM, т.е. почти со скоростью flash => - Kceния(23.02.2021 17:17, ссылка)
      - Частота шины AXI 240МГц. Не помню точно спецификацию шины, но процесс чтения может занять пару тактов шины. - evgeniy1294(23.02.2021 17:31)
        
        От этого вашего замечания нет проку, поскольку эти 240 МГц не с чем сравнивать - про частоту DTCM вы умалчиваете. Вдруг DTCM работает с частотой ядра (480 МГц), и тогда тот мужик прав. - Kceния(23.02.2021 18:06)
        
        Там на шине ещё и арбитраж. Есть вот такая интересная презентация: - evgeniy1294(23.02.2021 18:55, ссылка)
        
        Только арбитража мне еще не хватало :) - Kceния(23.02.2021 19:35)
        
        Ксения, хотите предсказуемых задержек - берите PRU и работайте только с регистрами. Во всех остальных случаях латентность уже lloyd(407 знак., 23.02.2021 20:51)
        
        Я лишь только спросила, имеет ли смысл ради ускорения работы кода вернуть ОЗУ программы из AXI назад в DTCM. Причем, миграция на AXI была связана с тем, что на DTCM не работает DMA. После того, как буферы DMA удалось расположить в области SRAM1-2-3, необходимость жития на AXI исчезла, и возник вопрос о выборе между AXI и DTCM. Ответы же на этот вопрос крайне противоречивы - различаются в два раза. - Kceния(23.02.2021 23:11)
- The L1-cache can be a performance booster when used in conjunction with memory interfaces on AXI bus. This must not be confused with memories on the Tightly Couple Memory (TCM) interface, which are not cacheable. Any normal memory area can be cacheable, as described above, but the biggest gains are seen on memories accessed by the AXI bus such as the internal Flash memory, internal SRAMs and external memories attached to the FMC or Quad-SPI controllers - evgeniy1294(23.02.2021 00:15)