evgeniy1294 (20.03.2021 23:46, просмотров: 326) ответил evgeniy1294 на Логика железки простая: процессор первичен. То есть процессор
всегда стартует первым и прошивает плисину, тем не менее сам
процессор может после этого просто уйти в сон, на это завязаны все
варианты PL-only использовния.Вообще есть один очень интересный момент. Проект для fpga
обязательно должен включать в себя ядро ZYNQ7 Processing System со
всем вытекающим. Если просто написать тупую мигалку на вроде этой:
module top( input clk, output out);
reg led;
reg [31:0] cnt;
assign out = led;
initial begin
cnt <= 32'b0;
led <= 1'b0;
end
always@(posedge clk) begin
if (cnt > 10_000_000)
begin
cnt <= 0;
led <= ~led;
end
else
cnt <= cnt+1'b1;
end
endmodule
Процессор при загрузке/выполнении ядра линуха наглухо виснет (если сбросить PL, ядро отдуплится). Видимо PL в этом случае не отпускает какую-то из шин. Минимальный вариант прошивки плисины в виде блок схемы выглядит примерно так:
