Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Среда
8 мая

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Средства и методы разработки

1103423 Топик полностью

Evgeny_CD, Архитектор (27.05.2021 08:51, просмотров: 276) ответил фyтбoлиcт на на pcie5.0 самсунг подвесила DDR5 DRAM через CXL. ->

Не очень понятно зачем? Лишний контроллер задержки не прибавит?

Ответить

- А) для очень больших объёмов рамы 1.локально на плате; 2.нелокально; 3.элиминирует плохую масштабируемость n-канальных контроллеров ддр. Б) задержки - с помощью кешей и NUMA стали неактуальны. данные будут в нужном месте в нужное время. - фyтбoлиcтo(27.05.2021 09:23, )