caxapa.ru :: "Как вам возможность писать код на C#, вместо хардкорного VHDL или Verilog, с последующей загрузки .NET сборок на FPGA процессоры Xilinx для непосредственного исполнения? Открытый проект Hastlayer преобразует сборки .NET в низкоуровневый код для FPGA процессоров, обеспечивая максимальный параллелизм и низкое энергопотребление."

Toчкa oпopы (06.07.2022 21:37, просмотров: 2067) Evgeny_CD

"Как вам возможность писать код на C#, вместо хардкорного VHDL или Verilog, с последующей загрузки .NET сборок на FPGA процессоры Xilinx для непосредственного исполнения? Открытый проект Hastlayer преобразует сборки .NET в низкоуровневый код для FPGA процессоров, обеспечивая максимальный параллелизм и низкое энергопотребление."

https://habr.com/ru/company/timeweb/blog/674800/

Некоторые тезисы спорны "по умолчанию", но кого-нибудь заинтересует.

Евгений, перемести куда надо. К сожалению, по ".net" слишко много результатов поиска.

Заказать импортные ЭК - https://shop.fulcrum.ru/buy

Ответить

- Зачем, если у Xilinx есть Vitis HLS?.... Очень эффективный C/C++ -> Verilog/VHDL - Pofig(20.07.2022 04:18, )
- Спасибо! Таких приблуд много. У Интеля есть прямо из C++ -> HDL. Но эффективность там низкая, вот и не взлетает. - Evgeny_CD(06.07.2022 22:35)
  - "System C" или что-то другое? - Toчкa oпopы(06.07.2022 22:48)
    - Нет! SystemC - это описание на HDL языке, по смыслу эквивалентному Verilog, VHDL, только синтаксически С++. Здесь обещается именно нативный С++ код в FPGA - Evgeny_CD(06.07.2022 22:58)
      - Дык это лехко. Вставляем в плисину корку проца и пзу с прошивкой. Маркетолухи, наверное, эту фигню придумали :-) - SciFi(06.07.2022 23:06)
        
        Почти. Мы ипались с синтезатором сеть AI на Tensor Flow -> ПЛИС от одного из двух великих вендоров. Полгода ипались. Полное говно и близко не production ready. Мои друзья ипались с аналогом от другого великого вендора. Результат тот же в деталях. - Evgeny_CD(06.07.2022 23:13)
        
        а в чём печаль если не секрет ? - Zoro(07.07.2022 11:00)
        
        А на синтезе произвольной сети, корректной, рабочей сети, а не сети из примера, фирменная тулза валится и все. Легко и просто :) - Evgeny_CD(20.07.2022 01:11)
  - Судя по текущему развитию, как допилят JS -> FPGA, так похоже выстрелит.... - sav6622(06.07.2022 22:44)
    - себе в ногу - Evgeny_CD(06.07.2022 23:13)

Программируемая логика и ЦОС