LordN, философ (13.10.2008 21:37, просмотров: 167) ответил MBedder на 2 mse про dsPIC Y-space Module Addressing: подолью маслицаЛН
-
- Это верхняя половина RAM в dsPIC c отдельным блоком генерации адреса чтения (AGU) и отдельной шиной, что позволяет DSP-инструкциям (MAC/ED/EDAC/MSC/MPY/MSC/MOVSAC) одновременно считывать один операнд из YRAM, а другой - из XRAM - MBedder(13.10.2008 22:33)
- ага, понял.. одновремённо читать может, а писать - нет. ага? термин "верхняя половина рам" - это чиста логический термин или под ним есть какой-то боле глубокий(физический) смысл? - LordN(14.10.2008 07:46)
- Да, Y-шина односторонняя - только на чтение. Верхняя половина - это просто верхняя половина, т.е. если в МК 8 Кбайт RAM, то это 4 верхних килобайта, если 1 К - то это верхние 512 байт и т.д. - MBedder(14.10.2008 08:35)
- т.е. получается что к одной половине памяти можно получить независимый доп.канал доступа на чтение. так? - LordN(14.10.2008 11:35)
- Да, но только для DSP-инструкций - MBedder(14.10.2008 13:33)
- т.е. получается что к одной половине памяти можно получить независимый доп.канал доступа на чтение. так? - LordN(14.10.2008 11:35)
- Да, Y-шина односторонняя - только на чтение. Верхняя половина - это просто верхняя половина, т.е. если в МК 8 Кбайт RAM, то это 4 верхних килобайта, если 1 К - то это верхние 512 байт и т.д. - MBedder(14.10.2008 08:35)
- ага, понял.. одновремённо читать может, а писать - нет. ага? термин "верхняя половина рам" - это чиста логический термин или под ним есть какой-то боле глубокий(физический) смысл? - LordN(14.10.2008 07:46)
- Это верхняя половина RAM в dsPIC c отдельным блоком генерации адреса чтения (AGU) и отдельной шиной, что позволяет DSP-инструкциям (MAC/ED/EDAC/MSC/MPY/MSC/MOVSAC) одновременно считывать один операнд из YRAM, а другой - из XRAM - MBedder(13.10.2008 22:33)