caxapa.ru :: Выходные сигналы должны управляться триггерами, которые тактируются напрямую от опорного генератора. На вход этих триггеров поступают сигналы, например, от счетчика, лучше синхронного. Получается конвейерная схема. Ее чуть сложнее понимать, чем просто "делитель на 100", но джитер будет минимально возможный. 100 МГц в рамках обычной HC логики недостижимо. Нужно брать продвинутую логику от TI. С питанием 2.5В, например. Решение "целиком на FPGA" 100% даст больший джиттер. FPGA

Evgeny_CD, Архитектор (26.02.2024 20:03, просмотров: 173) ответил Mty1 на Не совсем понял. Если пара чипов счетчиков на жесткой логике - делитель на 100, то что я изначально предложил, то что ими управлять? Reset стробом и так можно дергать. А вот все целиком сделать на FPGA это тема. Только я никогда с ними дела не имел. За пару недель реально разобраться и линейку счетчиков с ресетом и тактовым генератором с PLL сваять?

Выходные сигналы должны управляться триггерами, которые тактируются напрямую от опорного генератора. На вход этих триггеров поступают сигналы, например, от счетчика, лучше синхронного. Получается конвейерная схема. Ее чуть сложнее понимать, чем просто "делитель на 100", но джитер будет минимально возможный. 100 МГц в рамках обычной HC логики недостижимо. Нужно брать продвинутую логику от TI. С питанием 2.5В, например. Решение "целиком на FPGA" 100% даст больший джиттер. FPGA

освоить до production ready за 2 недели нереально (если Вы не гений).

Ответить

- Евгений, спасибо за ответ. Не понял про триггеры тактируемые от опорного генератора. Я имел в виду вот что. Вроде обойдется без даже FPGA Mty1(1 знак., 27.02.2024 00:21, картинка)
  - Ставим на выход триггер, тактируем его 100 МГц, и у нас минимальный джиттер - Evgeny_CD(27.02.2024 01:17)
    - Интересная идея. А какова теория? Вроде после сброса счетчики стартуют все время из одного состояния, и джиттер зависит только от фазы сигнала от кварца в момент прихода строба? Дополнительного улучшения я не вижу, ведь джиттер рассматриваем относительно входного строба а не кварца. - Mty1(27.02.2024 11:33)
- Зачем тактироваться от ОГ? Чем вас не устраивает ПЛЛ на частоту 200-300МГц? И это у самых убогих ФПГА. - mse homjak(27.02.2024 00:10)
  - Уважаемый, почитайте параметры джиттера PLL "простой плис" и сравните с самым дешевым опорным генератором. - Evgeny_CD(27.02.2024 00:13)
    - Вот вам картинка, насколько разъежжается 144МГц, если отъехать от триггера на 5мкс. 5нС/div, есличо. И запитано от 1А источника, который схема грузит, хорошо, если на 50мА. Т.е. он работает в прерывистом режыме. Питание болтает на 100-200мВ. mse homjak(82 знак., 27.02.2024 00:53, картинка, картинка)
      - Мне неведомо, что шумит на этих картинках. Вот первый попавшийся MEMS (значит, шумный) опорник на 100 МГц. Там пиковый джиттер 10 пс. Средний 2 пс Evgeny_CD(1 знак., 27.02.2024 01:12, ссылка)
        
        Вот дешевле, 2 пс максимум Evgeny_CD(1 знак., 27.02.2024 01:21, ссылка)
        
        У простых FPGA джиттер PLL примерно в 100 раз больше. - Evgeny_CD(27.02.2024 01:13)
        
        И что? Задача, уложиться в 10нС. Вы обо што, вообще? Какие пикосекунды? На 288МГц, вы получите шаг изменения длительности 3+нс и життер 1нС со всеми запасами. Зачем упарываться на ровном месте? - mse homjak(27.02.2024 01:31)
        
        Видимо, я просто идиот. Мне довелось бороться за минимальный джиттер, и я радостно осчастливил мир своими взглядами и наработками :) Когда у тебя в руках молоток, весь остальной мир - гвозди. (С). Вчитываться в постановку задачи я посчитал излишним :) - Evgeny_CD(27.02.2024 01:43)

Схемы, платы, компоненты