caxapa.ru :: на верилоге не пишутся программы, это не язык программирования. отсюда и все проблемы с синтезом (нет понятия "компиляция" для HDL, есть синтез). когда это устаканится в голове, тогда сами легко получите результат.

Mahagam (04.03.2010 12:48, просмотров: 227) ответил IgorChem на Verilog src (много) нужен совет коллективного разума

на верилоге не пишутся программы, это не язык программирования. отсюда и все проблемы с синтезом (нет понятия "компиляция" для HDL, есть синтез). когда это устаканится в голове, тогда сами легко получите результат.

Ответить

- Это я прочуствовал, увидев, что мой пример в несколько строк синтезируется около 5 минут :) Дело в том, что у меня все-таки сильно программистские мозги, и, если бы меня на моем примере тыкнули бы где я тут прокалываюсь, было бы идеально! - igorchem(04.03.2010 12:54)
  - для начала никаких task, function и fork/join. всё на always @(posedge ...) или always @(negedge ...). и почаще заглядывать в схемотехнику того, что получается в результате синтеза. не знаю насколько хорошо отображает это альтеровский квартус, Mahagam(122 знак., 04.03.2010 13:13)

Программируемая логика и ЦОС