pin (09.03.2010 18:14, просмотров: 210) ответил igorchem на То есть так правильно, и должно работать? Пример выложить? Может кто найдет ошибку? Там 160 строк всего-то, а не синтезируется...
Что-то здесь не так. Нужно обсудить какой-нибудь нормальный, но простой пример. Это синхронная схема
always @(posedge clk)
begin
begin
A1_1<=...; Эти регистры обновляются каждый такт
A1_2<=...;
A1_3<=...;
end
begin
Я никогда не делал модули, возвращающие значения. Обычно использую
module module_name (input I0, input I1, output O1, и т.д)
внутри от input до output в вашем случае можно сделать комбинаторную схему, если внутри этапа нет регистров
assign O1 = I0 + I1;
endmodule
Остальное - по обстоятельствам.
A2_1<=...(A1_1,A1_2,A1_3)...; // в скобках я схематично указал, что справа
A2_2<=...(A1_1,A1_2,A1_3)...; // у меня выражение зависит от этих переменных
end
...
begin
A10<=...(A1,A2,...A5)...;
end
end