ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Суббота
4 мая
216761 Топик полностью
AlexandrY (19.10.2010 23:41, просмотров: 218) ответил ыыыы на почитайте еррату на 32х0 в части DDR, это ж какие кривые руки надо иметь чтоб так сделать...
Так, все дружно могут забыть про баг DDR в LPC32xx. Делаю уже второе поколение дивайсов на LPC3250 и просто нарадоваться не могу.  На самом деле в NXP ужасно подстраховались выпустив эту ерату. Нет, инверсный клок конечно не юзаем, но при расстоянии от LPC до DDR около 1 см это никак не влияет на производительность. Более того я привел в eeWiki результаты тестов показывающие что LPC c 16-и битной шиной обгоняет даже 32-х разрядные LP DDR. В новой версии борды на LPC3250 удалось достичь даже еще больших скоростей, за счет тюнинга периода рефреша и прецизионной калибровки тайминга на линях DQS и лучшего выравнивания сигнальных линий. Кстати, добрым словом стоит упомянуть их механизм автокалибровки таймингов для компенсации ухода температуры и напряжения ядра. Чего нет у тех же iMX-ов Все те резисторы и тюнинги длины DQS из ераты тоже если приглядеться даны для очень больших расстояний между чипом и DDR и для вариантов подключения нескольких типов памятей. Да, надо знать оптимальную архитектуру для LPC32xx и не перестараться с обвеской памятью, но узнав ее можно добиться очень хороших результатов. Ну дока NXP тоже вызывает уважение. Поэтому думаю что кинетики от Freescale мы больше не ждем, а ждем LPC43xx от NXP.
INDEMSYS