Evgeny_CD, Архитектор (15.11.2010 10:12, просмотров: 138) ответил AlexandrY на Чувак просто не знает сколько гейтов надо чтобы вычислить синус за такт скажем в формате 4-х байтного float. А кто-нить вооще знает? И какой минимальной длительности достижим этот такт на одной реальной FPGA?
С одной стороны, теоретег, блин. "любой элемент может быть связан с любым другим." - ну ну, а производители ПЛИСво про такое как-то и не знают. Из тратят море усилий на прореживание связей матрицы, скажем, на 20к ЛЕ, чтобы и кристалл бы не 1м х 1м, и из этих 20к ЛЕ 80%, как минимум, успешно работала в 90% задач.
А с другой стороны, "в каждой шутке есть доля шутки". Просто он сам не понял, о чем подумал.
У нас есть кристалл. Стоимость 1 кв мм. оного. Есть потребление. И есть целевая задача, которую надо решить при ограничениях на мощность, размер кристалла, срок разработки и ее трудоемкость.
Когда процессору надо делать "абсолютно все" - тута все понятно - ядро поуниверсальнее, кеша поболее, FPU, SSE всякие и пр.
Но если задача не столь монстрова, и экономика позволяет использовать, скажем, 90 нм процесс, то все не так просто.
Нужно ли городить 1м L2 кеша, да еще и 8 way ассоциативного, или на это место FPGA лучше захерачить? Для камней, которым предстоит решать определенный набор задач, это точно будет эффективнее.
И тогда, вообще говоря то, о чем чувак написал, будет на 100% востребовано. Т.е. делаем 2 FPGA, и пока унас работает задача 1, для нее работает FPGA в конфигурации 1.
Но в фоне планировщик грузит FPGA 2 в конфигурации для задачи 2. И когда наступает время, контест первой задачи, включая контест FPGA сохраняется!!!!, и запускаем вторую задачу.
Так что теоретически чувак очень даже прав.