caxapa.ru :: По UG Figure 26-1. SD16_A Block Diagram и Figure 27-1. Block Diagram of the SD24_A можно увидеть, что можно тактировать даже от VLO. Вот только емкости семплирования аналоговых входов в зависимости от тактовой не перестраиваются

Vit (09.04.2011 20:17, просмотров: 201) ответил Ксения на Теперь понятно стало. А какова самая медленная частота его работы? В руководстве написано "< 200 кГц", а насколько меньше?

По UG Figure 26-1. SD16_A Block Diagram и Figure 27-1. Block Diagram of the SD24_A можно увидеть, что можно тактировать даже от VLO. Вот только емкости семплирования аналоговых входов в зависимости от тактовой не перестраиваются - только от выбора усиления. Значения потребления в DS нормируют при тактовых 0.5 и 1 МГц

Ответить

- Ничего не поняла... Ну, а с частотой 50 Гц он может оцифровывать, как обычные АЦП, подавляя при этом сетевую помеху? Ксения(150 знак., 09.04.2011 21:23 - 21:26)
  - Вряд ли будут. Фильтр там SYNC^3 - по идее его можно зарядить так, чтобы 50 Гц давил, остальное похоже на 16 бит АЦП, растягиваемый передискретизацией. Да и усилением там, думаю, тоже нужно не просто так рулить. Специфическая штука. Но если Vit(46 знак., 09.04.2011 21:59)

Микроконтроллеры