ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Суббота
27 апреля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
265250 Топик полностью
Mahagam (03.08.2011 12:54, просмотров: 171) ответил lexxx-lexxx на как на systemverilog выглядит умножение и прочая арифметика? нужно какую то либу подключить?
канает, если FPGA, а не CPLD. тогда нормальный синтезатор подставит умножитель. но не стоит забывать что умножитель - штука синхронная... (насколько я помню)
Ответить