16+
Понедельник
21 октября
Вход |Карта сайта |Upload |codebook | PARTS

 О смысле всего сущего 0xFF

 Средства и методы разработки

 Мобильная и беспроводная связь

 Блошиный рынок Объявления

caxapa

Микроконтроллеры ARM 

AVR PIC MSP PLD,FPGA,DSP 

Кибернетика Технологии 

Схемы, платы, компоненты 

Программируемая логика и ЦОС

 
Новая темаПравила РегистрацияСтатистика Архив
Вернуться в конференциюТопик полностью
Evgeny_CD  (16.08.2011 17:47) , в ответ на а смысл? если оно 100% соответствовать будет, то и скорость работы такая же будет как у verilog на ncsim/vcs (да и квеста вобщем-то не такая уж и тормозная на RTL), а оно все с С или системЦ интегрируется сполпинка. даже для TMS-ных пользователей автор: ыыыы
Дык вот какая штука. Если железяка - это куча регистров на шине + прерывания, то при написании "просто С модели" придется написать немало hdl кода доморощенным спосбом. ну битики всякие там в регистрах разбирать, время исполнения как-то 
эмулировать в тактах каких-то побугаев и пр. Потом эту доморощенную писанину надо конвертировать в профессиональный язык. Пока пытаюсь понять, можно ли без онанизма обойтись. Совсе примитиваня С модель может быть очень делека от реальности и ничего не покажет. Простой пример. Пусть у нас есть блок с некоей латентностью. Т.е. в него пихнули данные, он выставил битик и дернул прерывание. Прога будет работать совсем по разному, когда у нее данные сразу готовы и когда они готовы через какое-то время. В реальных системах тут как раз и надо ловить глюки очередности выполнения, правильность настройки приоритетов, семафоры и пр. Хотя.... можно ведь С модель болока сделаь параметрируемой в части латентности, и прогнать разные варианты. Заодно станет понятно - к какой латентности стоит стремиться. Бинго, однако!
Главная | Карта сайта | О проекте | Проекты | Файлообменник | Регистрация | Вебмастер | RSS
Лето 7528 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXIX