caxapa.ru :: Именно 6 слоев 5 класса (3 слоя разводки и 3 плейна)

aaarrr (27.12.2011 19:12, просмотров: 258) ответил Evgeny_CD на Я пока разводку не смотрел, сказал в общем смысле. Если он разводится (BGA 0.8) на 6-слойке 5 класса - то это вообще халява. Точно дрим-чип.

Именно 6 слоев 5 класса (3 слоя разводки и 3 плейна) - это минимально достаточный стек.

Ответить

- А почему 3 плейна? Обычно же 4 слоя разводки и 2 плейна (GND+nAGND и VCC+nAVCC)... - Ralex(27.12.2011 20:13)
  - Так получается, что у каждого слоя разводки есть опорный земляной слой. А товарищи из TI намекают, что для каждого слоя разводки DDR2 нужно иметь опорную землю. aaarrr(81 знак., 27.12.2011 20:21)
    - У товарищей из Freescale для какого-то процессора есть реф. дизайн на 4-х слоях. 2 сигнальных + GND и VCC. ЕМНИП, DDR2 + BGA0.8. - Ruslan(27.12.2011 20:32)
      - Тут на двух сигнальных не вытащить просто. А в даташите написано буквально следующее: aaarrr(215 знак., 27.12.2011 20:37)
        
        Меня они не убедили :D - Ralex(27.12.2011 23:55)
        
        Ну, дело хозяйское. - aaarrr(28.12.2011 00:03)
        
        Я просто размышляю логически Ralex(960 знак., 28.12.2011 00:22)
        
        Я ни в коем случае и не сомневаюсь, что конфигурация 2 plane + 4 signal будет рабочей. Но тут следует исходить из того, нужен ли этот дополнительный сигнальный слой в проекте вообще. Fanout для L138 делается нормально на трех сигнальных слоях, не aaarrr(42 знак., 28.12.2011 00:42)
        
        А вроде как число слоев всегда четное для обычной дешевой технологии (слышал в дискуссии на LinkedIn, могу ошибаться), поэтому 6 слоев - Ralex(28.12.2011 03:05)
        
        Четное. Просто лучше уж "пустой" слой под плейн отдать, тогда не так жалко :) - aaarrr(28.12.2011 03:14)
        
        Не спорю, просто привел для информации. - Ruslan(27.12.2011 21:30)

ARM, RISC-V контроллеры