Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Воскресенье
5 мая

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

Средства и методы разработки

301925 Топик полностью

Evgeny_CD, Архитектор (26.01.2012 09:53, просмотров: 294) ответил vmp на Не совсем. По крайней мере контроллер кеша в CPU должен следить за шиной и обновлять кеш. А в каких-то древних чипсетах (времен первых Пентиумов) выставление запроса на захват шины приводило к паузе, во время которой сбрасывалось содержимое кеша в

Ну ты бы еще 486 вспомнил:) Интересно, как с этим в современных чипсетах?

Ответить

- Вроде ничего такого не замечали. Из похожего отмечу, что в PCIe есть такая особенность - медленное чтение, особенно при использовании мостов PCIe-PCI. Соответственно при необходимости передавать больщие объемы данных из устройства в комп выгоднее vmp(70 знак., 26.01.2012 11:00)
  - Я так думаю, что в сандибридж не зря кучу PCIe упаковали. Когда проц, его кеш-контроллеры, SDRAM контроллер и PCIe контроллеры в одном чипе (да еще таком офигенном) - там можно когерентность разрулить без заметных задержек. - Evgeny_CD(26.01.2012 11:36)