ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Воскресенье
19 мая
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
405765 Топик полностью
Apтём (27.04.2013 23:50, просмотров: 265) ответил Evgeny_CD на Ксения, тогда такой вопрос - вероятно, Вы быстрее меня найдете в доке. SPI Slave у них - тактовая мастер/8?
В мануале так пишут:  
In SPI slave mode, the control logic will sample the incoming signal on the SCK pin. To ensure correct sampling of this clock signal, the minimum low and high periods must each be longer than two CPU clock cycles.
Ответить