ыыыы (05.08.2013 15:05, просмотров: 389) ответил SciFi на Не, ни разу не на базе gcc.
gcc внутри себя сильно привязан под risс процессор, там нет даже 86, только 386 и выше, да и то там отдельный код/компилер под х86. у того же Zylin-а для стекового проца сделан эмулятор risc-а с регистрами на стеке. там по-моему даже есть специальные трудности с не 32х битными данными. это лучше знают авторы портов на avr или msp430 - может я и вру. а в llvm все более гибко - есть некая виртуальная машина с бесконечным кол-вом регистров и любые типы данных - хоть даблы, хоть int64, хоть вектора. фронтенд со своими оптимизациями генерит код для нее, а затем компилятор выполняет процедуру "lowering" под существующую архитектуру - ну то есть конечное число регистров, отсутствие флоатов, int32 и т.п. это достаточно хорошо сделано для риск процессора - то есть с++ код для оптимизатора генерится автоматически из "описания процессора", но если копать глубже, то можно самому написать