16+
Среда
19 декабря
Вход |Карта сайта | |Upload |codebook | PARTS

 О смысле всего сущего 0xFF

 Средства и методы разработки

 Мобильная и беспроводная связь

 Блошиный рынок Объявления

caxapa

Микроконтроллеры ARM 

AVR PIC MSP PLD,FPGA,DSP 

Кибернетика Технологии 

Схемы, платы, компоненты 

Средства и методы разработки

 
   Новая тема Правила Регистрация Поиск »» Архив
Вернуться в конференциюТопик полностью
Evgeny_CD  (02.09.2014 16:33, файл(ы)) , в ответ на Новое поколение "обресурсенных" RX600 от Renesas: 4M FLAH, 512k SRAM + 32k ECC SRAM, 120 МГц, 0wait на всю память. QFP176. QSPI быстрый на борту. -> По интерфейсам полный фарш, даже SDRAM контроллер есть. автор: Evgeny_CD
На первый взгляд, для чипа несложно написать cycle accurate модельку. Вся память 0 wait (кроме ECC SRAM, но пока отложим ее). Времянки исполнения в доке описаны. Такая моделька есть от renesas, но вопрос в доступности ее исходников и гибкости для 
кастомизации и встраивания. Доступ к исходникам модельки позволит на SystemC делать сложные модели свой код CPU + свой код FPGA.
Прикреплённые файлы:
Advanced_Debugging_on_the_RX600.pdf:711 K

Главная | Карта сайта | О проекте | Проекты | Файлообменник | Регистрация | Вебмастер | RSS
Лето 7527 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXVIII