ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
26 апреля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
543785 Топик полностью
Evgeny_CD, Архитектор (02.09.2014 16:33, просмотров: 159) ответил Evgeny_CD на Новое поколение "обресурсенных" RX600 от Renesas: 4M FLAH, 512k SRAM + 32k ECC SRAM, 120 МГц, 0wait на всю память. QFP176. QSPI быстрый на борту. -> По интерфейсам полный фарш, даже SDRAM контроллер есть.
На первый взгляд, для чипа несложно написать cycle accurate модельку. Вся память 0 wait (кроме ECC SRAM, но пока отложим ее). Времянки исполнения в доке описаны. Такая моделька есть от renesas, но вопрос в доступности ее исходников и гибкости для кастомизации и встраивания. Доступ к исходникам модельки позволит на SystemC делать сложные модели свой код CPU + свой код FPGA.
Advanced_Debugging_on_the_RX600.pdf
Ответить