caxapa.ru :: про площадь какой-то бред. никаких площадей без RTL библиотек от производителя чипов. а чипмейкеры, кстати, больше с верилогом и системверилогом общаются.

Mahagam (23.11.2015 00:09, просмотров: 67) ответил misyachniy на В том то и проблема.

про площадь какой-то бред. никаких площадей без RTL библиотек от производителя чипов. а чипмейкеры, кстати, больше с верилогом и системверилогом общаются.

Ответить

- Какой бред? Я по VHDL только одну книжку прочитал. Там про площадь есть. В Verilog такого не встречал. - misyachniy(24.11.2015 21:42)

Средства и методы разработки