16+
Суббота
22 сентября
Вход |Карта сайта | |Upload |codebook | PARTS

 О смысле всего сущего 0xFF

 Средства и методы разработки

 Мобильная и беспроводная связь

 Блошиный рынок Объявления

caxapa

Микроконтроллеры ARM 

AVR PIC MSP PLD,FPGA,DSP 

Кибернетика Технологии 

Схемы, платы, компоненты 

Средства и методы разработки

 
   Новая тема Правила Регистрация Поиск »» Архив
Вернуться в конференциюТопик полностью
Evgeny_CD  (28.07.2016 00:15, файл(ы)) , в ответ на Мимо моего внимания прошло. Ссылочку дать можете, где сказано, чем вас шины не устраивают? автор: Ксения
Если кратко - не устраивают всем. Нужно что-то тира SpaceWire (SW) с Remote memory access protocol 
Скорость до 100 Мбайт/сек дуплексно. SW - это 400 Мбит/сек по двум витым парам (физ уровень там как в ieee 1394). Очевидно, что внутри корпуса можно разогнать технологию до 1Гбит/сек по двум парам, 4 пары дадут дуплекс, и это самое то. Нужен умный доступ к памяти основого проца со стороны периферии при помощи этой шины. При этом простой в реализации. Периферия имееет данные - положила в память хоста и послал сообщение - типа заберите. Хост положил данные для периферии - и тоже сообщение. Тода все изменится. Будет один QFN модуль основного проца с "памятями". И от него, скажем, 4 шины расходятся к периферии. 8 пинов на шину. А периферия - на iCE40. Для начала. Постепенно, по мере продвижения стандарта, будут нормальные ASIC делать. PCIe отчасти напоминает мою идею, но надо сильно, сильно проще. SW, кстати, очень экономичен при реализации на FPGA, народ ядро контроллера в 500 LE укладывает.
Прикреплённые файлы:
ECSS-E-ST-50-52C(5February2010).pdf:810 K

Главная | Карта сайта | О проекте | Проекты | Файлообменник | Регистрация | Вебмастер | RSS
Лето 7527 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXVIII