caxapa.ru :: Ты эта, не переводи стрелки на цену линейной памяти. Сделать регулярную структуру нифига не одно и то же с навертеть целую кашу. И скорость у линейной памяти в разы выше, чем в каскаде всякой фигни. Давай колись как представляешь объект в хардовом

Codavr (28.11.2016 04:22 - 04:46, просмотров: 224) ответил Evgeny_CD на LPDDR2 1 Гбит стоит $2 в небольшом опте. Пусть даже тупая реализация удвоит-утроит объем памяти для реализации объектов - выигрыш по скорости кода и его надежности того стоит.

Ты эта, не переводи стрелки на цену линейной памяти. Сделать регулярную структуру нифига не одно и то же с навертеть целую кашу. И скорость у линейной памяти в разы выше, чем в каскаде всякой фигни. Давай колись как представляешь объект в хардовом представлении, а то модные слова говорить нынче любой креакл научен. Не надо до элементов, а только структурную организацию, чего это такое ваще, может шматок FPGA? Объекты бывают маленькие, большие, очень большие и ахринено большие. Как мы будем выделять размер этой памяти аппаратно? Всем исходя из размера ахриненно большого объекта?

Долой империалистический интернационал!

Ответить

- Все просто. Управление выделением памяти - аппаратный TLSF ->. Evgeny_CD(1215 знак., 28.11.2016 15:31, ссылка)
  - По твоим ссылкам Not Found. Вот нашел. Предлагаешь аппаратную реализацию подобного алгоритма? Codavr(29.11.2016 10:29 - 10:54)
    - Да, именно так. Поищи во втором посте сверху топика, на который я давал ссылку, ссылки на современную версию алгоритма - там еще меньше памяти на управляющие структуры. Evgeny_CD(67 знак., 29.11.2016 11:38)
      - Ну в принципе вполне реализуемо, а то поначалу мне показалось что тебя фантазия унесла в светлую даль и не вернула :) - Codavr(29.11.2016 12:45)
        
        нет, далеко я не ухожу ~~санитары не отпускают~~ - Evgeny_CD(01.12.2016 00:15)
  - Все это уже было: см. IAPX432 from Intel... - д__(29.11.2016 09:43)
    - А разве у него система тегов а-ля предложенная мной была? Там вроде бы куски технологий для 386 отрабатывали. - Evgeny_CD(29.11.2016 10:03)
      - The iAPX 432 instruction had variable length, and peculiarly were bit rather than byte aligned,[5] with an instruction taking between 6 and 321 bits.[16] д__(1808 знак., 29.11.2016 10:15)
        
        :) Все украдено до нас! :) - Evgeny_CD(29.11.2016 10:50)
  - Все описанное мною - это "сопроцессор объектов", работающий в паре с основным ядром. Во многих вменяемых архитектурах процов есть заготовки под кастомный сопроцессор т.е. для прикручивания такого чуда к MIPS, NIOS, MicroBlaze не потребуется Evgeny_CD(32 знак., 28.11.2016 15:36)

Средства и методы разработки