ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Суббота
27 апреля
О смысле всего сущего0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынокОбъявления
МикроконтроллерыPLD, FPGA, DSP AVRPICARM, RISC-VТехнологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты
721386 Топик полностью
il-2 (19.12.2016 09:53, просмотров: 161) ответил Dingo на [UPD]Так и делаю. При попытке рулить активностью SPI посредством бита SSI прерывания прикидываются шлангом. Или надо после выставления бита ещё и SPE перевыставить? Можно ли при управлении через SPE гарантировать целостность данных (SPIx->DR)
Не трогай какуSSI. Установил - и не трогай: When configured in master mode with NSS configured as an input (MSTR=1 and SSOE=0) and if NSS is pulled low, the SPI enters the master mode fault state: the MSTR bit is automatically cleared and the device is configured in slave mode - это то что у тебя происходит когда ты делаешь SSI = 0. Далее: Master mode fault occurs when the master device has its NSS pin pulled low (in NSS hardware mode) or SSI bit low (in NSS software mode), this automatically sets the MODF bit. Master mode fault affects the SPI peripheral in the following ways: - The MODF bit is set and an SPI interrupt is generated if the ERRIE bit is set. ... - вот тебе и прерывание по Master-fault. Понятно? И вообще, зачем ты пытаешься что-то изображать дергая SSI? Чего добиться хочешь? У тебя SPI настроен и готов к работе, только данные выдавай...
Ответить