caxapa.ru :: Гы гы, а это целый пласт микроконтроллеров!!! Вложено NXP (с сопроцессором Cortex-M0) и STM. В копусах типа 49-WLCSP (3.29x3.29) в тысячном опте цена $1.7-$3.2 Во всех FPU + DSP. Я выпал в осадок

Evgeny_CD, Архитектор (10.02.2017 03:30, просмотров: 370) ответил Evgeny_CD на ~~Atmel~~Microchip SAM G ARM Cortex-M4 Microcontrollers ->. Семейство, которое я в свое время не понял и не оценил. Заиграло новыми красками.

Гы гы, а это целый пласт микроконтроллеров!!! Вложено NXP (с сопроцессором Cortex-M0) и STM. В копусах типа 49-WLCSP (3.29x3.29) в тысячном опте цена $1.7-$3.2 Во всех FPU + DSP. Я выпал в осадок - пропустил такой пласт контроллеров...

en.DM00115249.pdf LPC5410X.pdf en.DM00257211.pdf en.DM00214043.pdf en.DM00102166.pdf

Ответить

- LPC5410x хороши, хоть и фарш не самый крутой. На 96 МГц что-то в районе 9 мА жрать обещаются. Таймеры у NXP вылизанные, традиционно честные 32 бит. Прикупил десяток, схему для дела набросал, но пока не до них... - Vit(16.02.2017 22:49)
  - Вау! А слона-то я и не заметил - это идеальный процессор для работы по SPI с FPGA. 71 Мгц!!! . Excluding delays introduced by external device and PCB, the maximum supported bit rate for SPI master mode is 71 Mbit/s, and the maximum Evgeny_CD(52 знак., 17.02.2017 01:03)
    - а почему бы для ПЛИС не использовать Ethernet RMII ? - Mahagam(17.02.2017 13:25)
      - Спасибо за идею, довольно интересно, надо будет прикинцть на досуге. Еще QSPI может быть интересен. - Evgeny_CD(18.02.2017 01:19)
        
        QSPI ещё встречается банкированный - Vit(18.02.2017 07:27)
        
        Это когда, например, 2 QSPI флешки можно подключить параллельно? 2 контроллера с общей тактовой, в системе получается 8 битная запись/чтение с двух чипов? - Evgeny_CD(19.02.2017 03:38)
        
        Да (dual-Flash memory mode), причем можно в DDR - по обеим фронтам, 2 байта за такт. А еще у ST QSPI может мапиться на адресное пространство памяти. Но к сожалению только по чтению, зато доступен не только ЦП (в том числе и XIP), но и через DMA. vmp(167 знак., 19.02.2017 12:42 - 12:52, ссылка)
      - Я так понял, у Евгения плиски маленькие. - SciFi(17.02.2017 13:30)
        
        ды не настолько же. а что SPI делать, что MAC - разницы не особо много по LUT`ам. - Mahagam(17.02.2017 13:36)
        
        Он ещё на МК экономит. Те, которые с RMII, дороже, чем те, которые без него. - SciFi(17.02.2017 13:52)
        
        Точне, пока исследую возможности (минимальный MCU CM4F) + (минимальная FPGA). -> Получается интересно! - Evgeny_CD(18.02.2017 01:17, ссылка)
        
        В принципе резон есть, тем более что некоторые поля, например контрольную сумму можно просто игнорировать, MTU выставить небольшой, ещё какие-нибудь оптимизации. - =AlexD=(17.02.2017 13:50)
  - Токость - ток показан только для одного из ядер, второе в sleep в это время :) Где-нибудь 15-18ма будет при двух ядрах "на всю катушку". - Evgeny_CD(17.02.2017 00:57)
  - Там еще и АЦП 12 бит 5 msps выглядит интересно. Я бы сказал - уникально для такой цены и размера чипа. - Evgeny_CD(17.02.2017 00:54)
- STM32 в этом классе выглядяит как бы не лучше всего. До чтения erratы руки не дошли, но диапазон возможностей впечатляет. - Evgeny_CD(10.02.2017 03:32)

ARM, RISC-V контроллеры