caxapa.ru :: Слишком взрослый. Там I/O шина какая-то непонятная. Нет ли по-проще, чтобы через SPI частота задавалась?

Ксения (30.03.2017 01:03, просмотров: 228) ответил MBedder на 50 MSPS на 150 кГц - это всего лишь 333 семпла (ступеньки) на период, т.е. грубо THD будет порядка 0.3%. Берем взрослый 400-MSPS DDS с 14-битным ЦАПом унутре (AD9951, к примеру) и наслаждаемся 0.05% после элементарного RC-фильтра

Слишком взрослый. Там I/O шина какая-то непонятная. Нет ли по-проще, чтобы через SPI частота задавалась?

Ответить

- Чего там непонятного - обычный 3-проводной SPI (/CS, SCLK и SDI - остальные можно просто не подключать). Элементарно управляется даже самой тощей Тинькой - MBedder(30.03.2017 01:09)
  - Вопрос полуграмотного: у DDS AD9951 таблица SIN на 14 бит внутри хранится? (просьба громко не смеяться!) Или если в описании / pdf не указано иное, то всегда функция SIN по умолчанию? - AU08(30.03.2017 01:29 - 01:34, ссылка)
    - Да, на блок-схеме - это прямоугольник с надписью COS(X). 19 бит на входе, 14 бит на выходе. Функция там одна - sin/cos, выбирается битом в регистре для быстрой фазовой модуляции - MBedder(30.03.2017 01:42)
    - внутри - Alex68(30.03.2017 01:34)
      - Спасибо! Тогда на 150 кГц при 14 разрядах рабочая частота ЦАП 2,4576 ГГц потребуется ! - AU08(30.03.2017 01:36)
        
        "Для того, чтобы просто попить пива, не обязательно покупать всю пивоварню"(с). 400 MSPS вполне достаточно, чтобы получить 150 кГц при THD < 0.05%, а после RC-фильтра и все 0.01% - помеха/гармоники-то на 400 МГц и выше - MBedder(30.03.2017 01:51)
        
        Почему вы так решили? - Ксения(30.03.2017 01:39)
        
        Это не решение, а вопрос от непонимания сущности оно (DDS). Если "в лоб" на ПЗУ и ЦАП было бы сделано, то т.к. производная Sin(x) = Cos(x) то тактирование ЦАП нужно было бы в 2^14 раз быстрее сигнала делать. - AU08(30.03.2017 01:51)
        
        А там и сделано "в лоб" на ПЗУ и ЦАП - зачем 16384 семплов на период давать, когда достаточно и на порядок, и даже на пару порядков меньше? - MBedder(30.03.2017 01:57)
        
        Спасибо! "Буратино был тупой": это же по амплитуде 14 разрядов! + предельно малый джиттер по времени (по фазе отсчётов). Тогда по частоте можно намного меньше разрядов / разрешения :) - AU08(30.03.2017 02:00)
        
        Вот блестящая статья многоуважаемого Леонида Ивановича Ридико, наиподробнейше разжевывающая DDS --> - MBedder(30.03.2017 02:16, ссылка)
        
        Судя по структурной схеме AD9951, максимальное разрешение по фазе составляет 19 бит., т.е. ПЗУ похоже 512К * 14 разрядов. На 1/4 периода 17 бит, т.е. разрешение в ~8 раз выше, чем у ЦАП (как у Л.И. на рис.9) AU08(95 знак., 30.03.2017 03:08 - 03:26)
        
        Да, где-то так - MBedder(30.03.2017 10:29)
        
        Спасибо! Надолго "завис" над статьёй Леонида Ивановича: словам тесно, а мыслям просторно... - AU08(30.03.2017 02:55)
  - Правильно ли я поняла, что это AD9951 сам синусоиду рисует, а процессору нет нужды по точкам ее задавать? - Ксения(30.03.2017 01:28)
    - Разумеется - в этом и вся фишка. Мало того, с помощью технологии DDS при фиксированной входной частоте можно получать любую выходную с огромным разрешением (мегагерцы с разрешением в микрогерцы) - MBedder(30.03.2017 01:39)
    - сам, это и есть DDS - Alex68(30.03.2017 01:34)

Схемы, платы, компоненты