а никак. последовательное исполнение инструкций и задание схемы для параллельной обработки данных - две весьма разные сущности. причём обе в чём-то ограничены. и hdl-сущности настолько ограничены, что есть весьма большое несинтезируемое надмножество Verilog`а.