-
- Можно. На верилоге описываешь top модуль - входы/выходы, в *.qsf файле назначение выводов. И можно компилировать. Ruslan(1633 знак., 20.08.2017 17:20)
- Ниччо не понел... Я, обычно, рисую схему, как бык поссал. Потом, при разводке, начинаю тасовать линии, чтобы не было "через *опу, автогеном". С бэк аннотейтом, ессно. Развёл. Теперь Делаю "pin assignment" над проектом и усё. - mse homjak(19.08.2017 20:44)