caxapa.ru :: В лоб так можно: входной сигнал заводим на PLL, множим до приличных мегагерц, выходной формируем от этой тактовой посредством DDS.

Visitor (05.12.2017 08:11, просмотров: 231) ответил mg на Здравствуйте. Прошу подсказать оптимальный алгоритм для решения задачи формирования выходного сигнала со сдвигом фазы относительно входного в диапазоне -Pi/4 ...0...+Pi/4.

В лоб так можно: входной сигнал заводим на PLL, множим до приличных мегагерц, выходной формируем от этой тактовой посредством DDS.

Кибернетика, автоматика, протоколы