16+
Понедельник
15 октября
Вход |Карта сайта | |Upload |codebook | PARTS

 О смысле всего сущего 0xFF

 Средства и методы разработки

 Мобильная и беспроводная связь

 Блошиный рынок Объявления

caxapa

Микроконтроллеры ARM 

AVR PIC MSP PLD,FPGA,DSP 

Кибернетика Технологии 

Схемы, платы, компоненты 

ARM-контроллеры

 
   Новая тема Правила Регистрация Поиск »» Архив
Вернуться в конференциюТопик полностью
POV_  (28.01.2018 20:50) , в ответ на На деле может оказаться, что какой-то из режимов тактирования может не работать. Или приём станет ненадёжным в режиме ведомого (самый сложный в реализации). У меня на dsPIC UART тоже разгонялся в два раза от максимального по паспорту. автор: Nikolay_Po
SCK - всегда (максимум) в два раза ниже исходной частоты - два такта для инверсии состояния линии... 
но вот с полгода назад столкнулся с тем что на цыгнале при тактовой 100 МГц на spi 50 мбит/с не прокатывало. Отсюда опасение - или 36 мбит/с недопустимо для SPI1 или это некорректно доки описаны... ну или я что-то не увидел в них. То, что я нашёл, там чётко - sck есть половина (макс.) от тактовой SPI. Для SPI1 тактовая 72 МГц. Что эксперименты и подтвердили. Но спокойствия всё равно нет.
Главная | Карта сайта | О проекте | Проекты | Файлообменник | Регистрация | Вебмастер | RSS
Лето 7527 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXVIII