16+
Среда
12 декабря
Вход |Карта сайта | |Upload |codebook | PARTS

 О смысле всего сущего 0xFF

 Средства и методы разработки

 Мобильная и беспроводная связь

 Блошиный рынок Объявления

caxapa

Микроконтроллеры ARM 

AVR PIC MSP PLD,FPGA,DSP 

Кибернетика Технологии 

Схемы, платы, компоненты 

Микроконтроллеры PIC

 
   Новая тема Правила Регистрация Поиск »» Архив
Вернуться в конференциюТопик полностью
Evgeny_CD  (12.02.2018 22:01 - 12.02.2018 23:14, файл(ы), просмотров: 285)
[PIC24FJ256GA705] весьма интересное и недорогое подсемейство с хорошим решением проблемы внешней шины. 
* 16-Kbyte SRAM 64K FLASH - минимальный чип * 200ksps 12b ADC, диффреренциальный вход, PGA нет * 3 компаратора * DMA 6 каналоа * 2 CLC * Fail-Safe Clock Monitor * Programmable Reference Clock Output * питание 2.0V to 3.6V, есть режимы относительной маложручести * Enhanced Parallel Master Port (EPMP) - вот это самая мякотка, разрядность ШД 4 или 8 битов (в данном подсемействе), минимальный цикл, как я понял (просьба подкорректировать, не уверен), = минимальному циклу команд. * errata просто уникальная по скромности PIC24FJ64GA705-I/M4 64KB FLASH 16k SRAM 48UQFN 1 - $1.86000 25 - $1.70680 100 - $1.54760 Есть Cortex-M0, которые немного менее $1, с внешней шиной, но здесь шина очень продвинутая, один 4-х битный режим чего стоит, и АЦП имеет очень хорошие параметры в 12 битном режиме.
Прикреплённые файлы:
30010118b.pdf:2877 K
39730B.pdf:408 K
80000718c.pdf:355 K

Главная | Карта сайта | О проекте | Проекты | Файлообменник | Регистрация | Вебмастер | RSS
Лето 7527 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXVIII