16+
Воскресенье
27 мая
Вход |Карта сайта | |Upload |codebook | PARTS

 О смысле всего сущего 0xFF

 Средства и методы разработки

 Мобильная и беспроводная связь

 Блошиный рынок Объявления

caxapa

Микроконтроллеры ARM 

AVR PIC MSP PLD,FPGA,DSP 

Кибернетика Технологии 

Схемы, платы, компоненты 

Средства и методы разработки

 
   Новая тема Правила Регистрация Поиск »» Архив
Вернуться в конференциюТопик полностью
Evgeny_CD  (14.02.2018 00:15, ссылка, ссылка, просмотров: 132)
Скорость работы современных процессорных архитектур с памятью. Blackfin+ ADSP-BF700 -> очень интересное. 
1. Ядро может исполнять 3 команды за такт - одну с 32 битным кодированием (к разрядности данных не относится), и две с 16 битным (к разрядности данных не относится). 2. Регистровый файл имеет 3(!) шины к памяти L1. Three separate 32-bit buses (two load, one store) connect the register file to L1 data memory. Transfers between the data register file and data memory can move up to two 32-bit words of valid data per core clock cycle. 3. Память L2 ориентирована на обмен 64 битными данными с L1. + ECC. Точное описание, на какой частоте работает L2, я так и не нашел... Получается, что за 1 такт 400Мгц я могу выполнить некую операцию над регистрами, и сделать две 32-битные операции с памятью L1 - 2 чтения или чтение + запись. + у него 6 регистров-указателей, по которым через косвенную адресацию с кучей удобных команд можно лазить по памяти. Это значит, что я могу сделать DSL, который будет удобно компилиться в asm, и этот DSL будет работать только с переменными в памяти, причем потери на то, что он работает только с памятью и не занимается оптимизацией использования регистров, будут не фатальными. Тогда, получается, что Blackfin+ - идеальная платформа для любых вируальных машин. да, нет плавучки, но при тактовой 400 Мгц и описанной суперскалярности можно и софтово сделать, если супер-скорости не нужны. Если мы возьмем самый топовый чип -> -40°C ~ 85°C, в "большом корпусе" с поддержкой DDR, и 1М набортной памяти L2 с ценами 10 - $19.38, 168 - $16.54947, то получим аппаратную основу <$20 для виртуальной машины для исполнения IEC 61131-3, причем исполнять код она будет очень и очень быстро. caxapa.ru/816170.html Ради интереса. Cortex-A9 делает одну пересылку из памяти (косвенная адресация по регистру) в регистр или обратно от 2 до 4 тактов! Для более современных вариантов Cortex A, равно как и M4 и далее, растактовка команд ARM не публикуется. не хотят позориться. Вот и получается, что супер-пупер суперскалярное ядро Cortex-A9 на 1 ГГц при операциях с памятью L1 будет работать не быстрее 400МГц Blackfin+. А если вспомнить про поддержку переходов с "около нуля" задержкой и циклов в Blackfin+, то понятно, что Blackfin+ будет быстрее, пока не дойдем до плавучки... Но в части плавучки есть SHARC+ ADSP-SC582, ADSP-SC583, ADSP-SC584, ADSP-SC587, ADSP-SC589 caxapa.ru/737712.html Дроже, но есть термоядерный вариант Cortex-A5 + 2 DSP ядра...
Главная | Карта сайта | О проекте | Проекты | Файлообменник | Регистрация | Вебмастер | RSS
Лето 7526 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXVIII