ВходНаше всё Теги codebook PARTS Поиск Опросы Закон Четверг
29 октября
/832838
Топик полностью
Evgeny_CD, Архитектор (17.04.2018 19:58, просмотров: 174) в ответ на [LPC51U68] - 100 Мгц Cortex-M0+, 256 FLASH, 96 SRAM, 8 унив. последовательных интерфейсов до 71 Мбит/сек, ADC 12b 5 msps, USB device crystal-less, DMA Наши мечты материализовались? Просто новая эра. Дримчип образца 2018 года - автор: Evgeny_CD
Дополнение этого чипа до сетевых возможностей на основе SPI. Идеи по сети -> ссылка
                                  LUT Bl RAM  IO  $$$
LCMXO2-640HC-4SG48I 48-QFN (7x7)  640 2       40  260 - $3.67638
LCMXO2-256HC-4SG32I 32-QFN (5x5)  256 0       21  100 - $2.70
Оба чипа имеют одно питание 3.3В и -40°C ~ 100°C LCMXO2-256HC-4SG32I позволит сделать выделение пакета по сети и передачу его в MCU в режиме SPI Slave. Удастся ли сделать распознавание адреса - вопрос, есть шанс, что удастся. Здесь будет большая нагрузки на процессор, но экономим 1$ LCMXO2-640HC-4SG48I имеет 2 блока памяти и логику FIFO уже готовую. + некоторое количество LUT. Можно слать нормальный сетевой контроллер с распознаванием адреса и буферизацией пакетов. Доп затраты на красоту - 1$.
Ответить
Ответы