caxapa.ru :: хотелось бы risc-v с плавучкой (реализацию). про чисел - не проверял, но опыт подсказывает, что сгенеренный verilog при синтезе

risc-v (22.06.2018 22:15, просмотров: 1) ответил RED_DRAGON на в чем конкретнее претензии к risc-v по существу?

хотелось бы risc-v с плавучкой (реализацию). про чисел - не проверял, но опыт подсказывает, что сгенеренный verilog при синтезе /симуляции будет вызывать проблемы с пониманием: sta например ругнется, а где это место в оригинальном дизайне искать?

- "risc-v с плавучкой" - это удел готовых ASICов. Плавучка больно много LE в FPGA сожрет. А вот насчет синтеза - это хорошее замечание, спасибо. - Evgeny_CD(22.06.2018 23:10)
  - процессор в FPGA ставят для прототипирования - поэтому можно LE докупить (да и если честно, по нынешним меркам, не много - вивадо умеет красивые картинки рисовать - хиерархия нетлиста - там видно наглядно). а если какой-то готовый продукт (с risc-v(74 знак., 25.06.2018 15:23, )
    - Для среднего класса систем я предпочитаю "глубокое прототипирование" Evgeny_CD(360 знак., 25.06.2018 15:32)
      - интересна ниша рынка - где достаточно небыстрого fpga soft core, и при этом может быть коммерчески оправдана комплектуха на дополнительных 20-30 бакинских (соотв. продукт на 150-200 в плюс)? в госсекторе разве что - там меньше кинтекса ставить CAN(32 знак., 25.06.2018 19:58, )

Средства и методы разработки