16+
Воскресенье
21 апреля
Вход |Карта сайта |Upload |codebook | PARTS

 О смысле всего сущего 0xFF

 Средства и методы разработки

 Мобильная и беспроводная связь

 Блошиный рынок Объявления

caxapa

Микроконтроллеры ARM 

AVR PIC MSP PLD,FPGA,DSP 

Кибернетика Технологии 

Схемы, платы, компоненты 

Программируемая логика и ЦОС

 
Новая темаПравила РегистрацияСтатистика Архив
Вернуться в конференциюТопик полностью
vitalyn  (09.10.2018 05:35, ссылка) , в ответ на Уточню вопрос автор: misyachniy
Почитал даташиты. К сожалению, даташит на GSENSE вообще никакой, электрический интерфейс не описан вовсе. 
img
Вообще случай тяжёлый. С GSENSE идёт 32 пары, суммарно 19.2 Гигабита в секунду. А ведь помимо GSENSE вы же хотите ещё и память использовать, и Ethernet - плотненько будет... Короче говоря, нужен более подробный даташит на GSENSE с описанием электрического интерфейса, и при всём при том у меня остаются сомнения, что удастся подключить этого зверя к конкретной FPGA на конкретной плате - проблема именно в FPGA. У Spartan 6 не все банки поддерживают вход и выход. Например, LVDS выход у Spartan 6 LX45T в корпусе 484 только на банках 0 и 2 (1 и 3 невозможно), а вот LVDS вход можно делать на банке 3, а на банке 0 не даёт (про другие не помню, проверять надо). LVDS от CML отличается. См. slla120.
Главная | Карта сайта | О проекте | Проекты | Файлообменник | Регистрация | Вебмастер | RSS
Лето 7527 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXIX