Вход Наше всё Теги codebook 无线电组件 Поиск Опросы Закон Пятница
26 апреля

О смысле всего сущего 0xFF Средства и методы разработки Мобильная и беспроводная связь Блошиный рынок Объявления

Микроконтроллеры PLD, FPGA, DSP AVR PIC ARM, RISC-V Технологии Кибернетика, автоматика, протоколы Схемы, платы, компоненты

ARM, RISC-V контроллеры

883145 Топик полностью

wek (16.11.2018 10:13, просмотров: 148) ответил VLLV на Ага. Привожу пример - выпускалось два года устройство, вдруг появились зависания в цикле ожидания готовности SPI, и соответственно сбросы от WDT. Добавили тайм-аут в цикл ожидания, сбросы пропали, устройство выпускается дальше. В чем причина

Erratum "BSY bit may stay high at the end of a data transfer in Slave mode"? Например 2.5.3 в https://www.st.com …ions/en.DM00037591.pdf rev.9.

Ответить