MBedder, терминатор (19.02.2019 14:30, просмотров: 245) ответил Хаос на ЕМНИП, там все определяется частотой системной шины SCLK. Она не больше 120 МГц. То есть, таймер тоже не может считать быстрее. Но я этим уже лет 10 не занимаюсь. Теперь только FPGA.-
- Ищите HRPWM от TI, там хитро все настраивается, но для PWM эквивалентная тактовая выходит под 3 ГГц. - Visitor(20.02.2019 19:09)
- Мне для наоборот нужно - для HiResCapture, а не для Compare/PWM. А для HiResPWM есть dsPIC33Cx - там эквивалентная тактовая аж 4 ГГц. - MBedder(20.02.2019 19:14)
- как вариант для Capture использовать CTMU в PIC-ах, примерно как по ссылке. - Илья(21.02.2019 17:38, ссылка)
- Пробовал, многое не устраивало - MBedder(21.02.2019 18:17)
- Да, с этим сложнее, прескалер не поможет? Они до 8 ГГц вполне доступны, или к использовать часть чипа PLL с дробно - рациональным делением... - Visitor(20.02.2019 19:23)
- Олень знаешь? Так вот совсем не похож! :)) - MBedder(20.02.2019 19:49)
- как вариант для Capture использовать CTMU в PIC-ах, примерно как по ссылке. - Илья(21.02.2019 17:38, ссылка)
- Мне для наоборот нужно - для HiResCapture, а не для Compare/PWM. А для HiResPWM есть dsPIC33Cx - там эквивалентная тактовая аж 4 ГГц. - MBedder(20.02.2019 19:14)
- Там, похоже, два режима отличаются макс. частотой работы таймера. По крайней мере в HRM написано, что таймер можно тактировать от системной шины у которой максимальная частота: Fsclk = 133 МГц. Если для таймера использовать отдельный внешний вход, Хаос(78 знак., 19.02.2019 14:39,
)
- Спасибо, ясно - MBedder(19.02.2019 15:09)
- Ищите HRPWM от TI, там хитро все настраивается, но для PWM эквивалентная тактовая выходит под 3 ГГц. - Visitor(20.02.2019 19:09)