ВходНаше всё Теги codebook PARTS Поиск Опросы Закон Вторник
20 октября
/955673
Топик полностью
Evgeny_CD, Архитектор (29.10.2019 15:54, просмотров: 187) в ответ на GPR shadow registers to minimize latency for interrupt handlers - вот важная фича, в зависимости от задачи может сильно покрыть Cortex, просто в разы. Но, зараза, нигде не написали, сколько этих теневых наборов. - автор: Evgeny_CD
Вот это да! Раздел 7 ДШ, стр. 125 по акробату. [Seven shadow register sets that can be used for any priority level, eliminating software context switch and reducing interrupt latency •Software can generate any interrupt]!!!! Можно вообще сделать ОСь на 8 потоков исполнения с очень быстрым переключением контекста, а внутри потоков конечные автоматы. Наличие MMU играет новыми красками! Можно очень хорошо оптимизировать работу с памятью. Для каждого потока индивидуально настроить, где у него стек, где куча, крайне экономно используя 640к набортного ОЗУ. И можно красиво выстроить трансляцию. Например, часть локальных переменных потока лежит в ОЗУ, большие куски, к которым не так часто обращаются, пусть в SDRAM. При переключении контекста можно "прогреть кеш"и подгрузить данные из SDRAM, которые нужны приложению. Но это весьма и весьма приличная работа по тщательной шлифовке ОСи.
Ответить
Ответы