ВходНаше всё Теги codebook PARTS Поиск Опросы Закон Вторник
20 октября
/955683
Топик полностью
Evgeny_CD, Архитектор (29.10.2019 16:16, просмотров: 126) в ответ на GPR shadow registers to minimize latency for interrupt handlers - вот важная фича, в зависимости от задачи может сильно покрыть Cortex, просто в разы. Но, зараза, нигде не написали, сколько этих теневых наборов. - автор: Evgeny_CD
Впечатляет, что эта фича закопана в недрах документации и никак не выпячена в рекламной части ДШ! Вполне вероятно, что все эти ОСи тупо не используют эту ценнейшую фишку. 
Ответить