16+
Суббота
25 января
Вход |Карта сайта |Upload |codebook | PARTS

 О смысле всего сущего 0xFF

 Средства и методы разработки

 Мобильная и беспроводная связь

 Блошиный рынок Объявления

caxapa

Микроконтроллеры ARM 

AVR PIC MSP PLD,FPGA,DSP 

Кибернетика Технологии 

Схемы, платы, компоненты 

Схемы, платы, компоненты

 
Новая темаПравила РегистрацияСтатистика Архив
Вернуться в конференциюТопик полностью
my504  (14.01.2020 16:16 - 14.01.2020 16:22) , в ответ на Я поняла так, что ЦАП выдает сигнал dac_ch1_dma наружу, но не могу найти время, через которое он появляется после прихода dac_ch1_trg. Это и есть мой вопрос о скорости "переваривания". автор: Ксения
Смотрите фиг.205. Данные выскочат из регистра в ЦАП за один клок частоты накачки ЦАПа. То есть задержка составит этот один клок. Если частоты транзакций и накачки ЦАПа некратны, то будет интерференция (джиттер) вплоть до пропуска и 
необходимости перезапуска канала ДМА. если для запуска используется внешний триггер, то задержка составит 3 клока частоты ЦАПа. Все это в параграфе 25.4.5.
 [x][x][x][x][x][x] [x][x][x][x][x][x][x][x]

Тема выделяется по переводу строки или автоматом

 

Имя


Регистрация позволит вам редактировать и перемещать ваши сообщения и прикреплять к ним файлы.
 
Символы: á é ó ú ý « »
Главная | Карта сайта | О проекте | Проекты | Файлообменник | Регистрация | Вебмастер | RSS
Лето 7528 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXX