caxapa.ru :: Имеется потребность втянуть в ОЗУ некоего МК (еще не выбран) массив (256 слов) параллельных 10-битных данных с конвейерного АЦП (AD9203) с клоком 25 нс. Интервал между массивами в десятки тысяч раз больше интервала накопления массива. Основное требование - минимизация цены. Не могу найти ничего достаточно бюджетного...

В общем, все получилось, коллеги... При скорости ЦП 100 МИПС DMA c реквестами от клоков АЦП (примерно 33 МГц) отлично втянул порт Е к которому были подключены все 10 разрядов АЦП. Неудобство в том, что порт Е равномерно размазан по трем сторонам TQFP80. Но можно на это не обращать внимания, если плата 4-х слойная. Попутно выяснил, что включение высокого разрешения у PWM усложняет синхронизацию при формировании интервалов накачки передатчика и окна приемника. Пока сделал my504(59 знак., 20.05.2021 13:30, картинка)

Разрешение-разрешением. А дрожание фазы каково получается у тонко настроенной частоты? Удовлетворяет требованиям? Достаточно быстрый выход на заданную частоту? - Nikolay_Po(17.05.2021 18:49)

Можно же и опорный генератор с минимальным джиттером подобрать и термокомпенсированный, если нужно. - Visitor(17.05.2021 18:54)
- Я имел ввиду, какой джиттер у синтезированного сигнала модуля ШИМ dsPIC33CH512MP208 получается? Неужели небольшой и на практическое применение в качестве синтезатора частот мало влияет? - Nikolay_Po(17.05.2021 20:12)
  - Джиттер там только от работы ФАПЧ. При 250 пикосекундах разрешения я получил целочисленным делением сетку частот и для передатчика и учетверенные частоты сетки для квадратурного приемника. Это позволяет иметь только один массив коэффициентов для всей сетки на приеме. - my504(17.05.2021 20:56)
    - Оно работает на практике? Интересует спектральная чистота выборки монтонного сигнала, который взят по тактам от ШИМ. 250пс это разрешение высокоскоростной конфигурируемой линии задержки, как я себе представляю. И она не так стабильна, как опорный генератор МК. Скорее всего выборки должны плясать вокруг да около 1/4нс такта. - Nikolay_Po(18.05.2021 09:42)
      - Осциллограф у меня 100 МГц и достоверно увидеть джиттер 250 пс не выходит. Для моего сигнала (период примерно 125 нс) джиттер в 250 пс будет создавать фазовый шум с амплитудой 0,72 градуса. Более чем достаточно для моих задач. У меня амплитудное детектирование. - my504(18.05.2021 12:02)
        
        Спасибо. - Nikolay_Po(19.05.2021 11:23)
    - АЦП в даташитах как-то сдержанно описан. Те же три такта на выборку? - Kpoк(17.05.2021 21:53)
      - АЦП у меня в этом проекте только внешний. Из-за чего я тему и запилил. my504(174 знак., 18.05.2021 04:48)
        
        Значит два, как нетрудно догадаться по формуле. - Kpoк(18.05.2021 08:03)
        
        Мне - трудно. Захват сигнала (эквизишн тайм) определяется настройкой. Время преобразования следует ПОСЛЕ окна захвата. - my504(18.05.2021 12:07)

Ну что, господа... Похоже двухядерный dsPIC33CH512MP208 становится лидером гонки. HR PWM у него просто чума... Семплирующий гетеродин (накачку АЦП) С НУЖНОЙ СЕТКОЙ ЧАСТОТ влегкую... 4 ГГц разрешения по частоте и по дьюти. У меня ощущение, что я работаю с каким то плисом нереальной частоты... Осталось полшага до окончательного результата. ))) - my504(17.05.2021 17:37)

Кстати, PIC32 не упомянули, а зря. PMP имеется, DSP функционал некий тоже, и тактовая хорошая! - Evgeny_CD(24.04.2021 17:18)

PIC32MZ1024EFF064-I/MR - Evgeny_CD(24.04.2021 17:41)
Вот он, 16 битный PMP. Память не подвела. Evgeny_CD(24.04.2021 17:30, ссылка)

ТС загадочно молчит :) Видимо, происходящее описано в анекдоте "можно ли изнасиловать женщину на площади?" - Evgeny_CD(22.04.2021 09:32)

Евгений, я не молчу, а загадочно читаю. Пока в сложившейся с логистикой ситуации срочно делаю пару тестовых плат для проверки ИМЕЮЩИХСЯ В НАЛИЧИИ контроллеров на предмет прямой загрузки 40 мспс в порт-ДМА-ОЗУ. ПАРАЛЛЕЛЬНО выясняются сроки-цены для озвученного тут LPC. Задача - выпустить изделие в серию через 2...3 квартала. Тираж 500...700 в год. my504(494 знак., 22.04.2021 09:55)
- mwa-ha-ha-ha-ha. защита от копирования на том же спартане-6 делается на раз-два. Mahagam(542 знак., 22.04.2021 11:55)
- До кучи по FPGA - флэшовый Gowin GW1N-UV9 от 3,5 баксов с НДС со склада в России. Дешево. сердито, и быстро :) Stewart Little(32 знак., 22.04.2021 11:18, ссылка)
  - Только хотел пожаловаться, что у них на сайте при попытке скачать даташиту угощают вот этим: Please login to download the document. - Kpoк(22.04.2021 16:57)
    - Ну дык я ж еще в прошлом году вам ссылку давал на свой ftp, где архив с доками лежит. Гляньте в свою личку. - Stewart Little(22.04.2021 17:00)
      - Проклятый склероз (с) - Kpoк(23.04.2021 15:39)
  - А какой-нибудь дешевой демоплатки для них у вас нет? Ну типа для совсем начинающих? - LightElf(22.04.2021 12:52)
    - Ищите на Ali вот такое: Sipeed Tang Nano FPGA Board - дешевле только даром :) Stewart Little(104 знак., 22.04.2021 14:31, ссылка, ссылка)
      - Интересная платка. А софты у них бесплатные-полноценные? Или даром только понюхать дадут? - LightElf(22.04.2021 14:41)
        
        Бесплатные-полноценные. Но требуют лицензионного файла. Его можно запросить через сайт www.gowinsemi.com , но гораздо быстрее - через меня :) Stewart Little(52 знак., 22.04.2021 14:42)
        
        Ага. Надо в творческий отпуск уйти, на изучение этих симпатичных мелкосхемок. - LightElf(22.04.2021 14:48)
      - понял. за ~10$ можно получить примитивную платку с житагом. можно купить поигратся. забавно - Mahagam(22.04.2021 14:36)
    - я как-то искал на али - хилых и альтеры там навалом, но сильно удивило отсутствие говина. либо я неправильно искал - Mahagam(22.04.2021 13:02)
      - Да, чуваки прикольно назвались. Мозг распарсил строку как "сильно удивило отсутствие говна". Как же так?! Подумал я, а разве кроме него что-то там есть?! - Evgeny_CD(22.04.2021 13:36)
        
        По-китайски они называются "Гао Юнь" - "Высокие Облака" (лого как бы намекает). В английском это трансформировалось в "Go Win" - тоже красиво. Ну а в русском - уж как есть, так есть :) - Stewart Little(22.04.2021 14:34)
        
        есть. но надо тщательно фильтровать. вот платка на спартане-6 хорошая. купил. Mahagam(335 знак., 22.04.2021 14:01)
        
        Ну вот, кое-что есть. - LightElf(22.04.2021 14:20, ссылка)
        
        спасибо. я искал по "GOWIN". прикольно. разве что мелкий слишком чип. зато с житагом на борту. а платки на бОльших чипах - без. но для изучения возможностей - пойдёт. - Mahagam(22.04.2021 14:29)
        
        Мне вот такая больше нравится: Stewart Little(41 знак., 22.04.2021 14:39, ссылка)
        
        а вот бы такую из китая напрямую, без наворачивания стоимости. - Mahagam(22.04.2021 15:09)
        
        Напрямую - это из Германии. Если можете с Тренца заказывать. - Stewart Little(22.04.2021 15:21)
        
        вот максимально странно. китайский производитель чипов. платы, я более чем уверен - собираются тоже в китае. но напрямую - это из Германии. сюр. - Mahagam(22.04.2021 15:27)
        
        Именно эту плату делает Trenz Electronic. Где они ее паяют - хз, но продают они из Германии. - Stewart Little(22.04.2021 16:29)
        
        Забавно, немцы делают на китайском чипе. Видать чипы хорошие, надо изучить - Mahagam(22.04.2021 18:13)
        
        Надо! :) Вот, для примера, USB Blaster (с гальваноизоляцией) для альтеры, переделанный на чипе Gowin (чип GW1N-LV1 дешевле, чем EPM3064 или LC4064V ). При переводе на Gowin также упразднился внешний кварцевый осциллятор (который необходим в случае альтеровской или лэттисовской CPLD) - опять экономия. Stewart Little(86 знак., 23.04.2021 10:16, картинка)
        
        ну встроенным генератором в плис уже особо не удивить. +/- 5% это для совсем неприхотливых случаев. - Mahagam(23.04.2021 12:40)
        
        Ну, у Альтеры вон +/- 20% - Stewart Little(23.04.2021 13:49)
        
        Я вот из даташита не понял, а оные GOWIN умеют от кварца? Что-то похоже у мну проектик вырисовывается - для GW1N-9 - LightElf(23.04.2021 11:54)
        
        Вас ист дас "от кварца"? От внешнего осциллятора - разумеется. От внешнего резонатора - лучше так не делать, как, впрочем, и для всех ПЛИС. Хотя технически это возможно. - Stewart Little(23.04.2021 13:51)
        
        Для меня "все ПЛИС" - китайская грамота. Я ПЛИС последний раз щупал в прошлом тысячелетии :) За ответ - спасибо. - LightElf(23.04.2021 14:35)
- LPC4370, кстати, не имеет внутре флеша. Можно ли его как-то залочить? Едва ли. - SciFi(22.04.2021 09:58)
- iCE40, MAX V, MACHXO*, MAX 10 - это все встроенная FLASH, нечитаемая простыми способами снаружи. - Evgeny_CD(22.04.2021 09:56)
  - Я не уверен, что MAX10 переварит все задачи устройства. Там достаточно громоздкий алгоритм фильтрации у обнаружителя (многоканальный нелинейный фильтр). Плюс всякий сервис. Сам квадратурный приемник занимает ничтожную часть кода. - my504(22.04.2021 10:05)
    - Два чипа! FPGA|CPLD + MCU. Требования к MCU сильно снижаются, за квартал FPGA можно накодить. - Evgeny_CD(22.04.2021 10:07)
      - Стесняюсь напомнить, что ОСНОВНАЯ проблема - себестоимость изделия. Перебить китайскую цену будет достаточно сложно. Но можно. Озвучивать конкретные величины я не буду, но я бы не пришел сюда, если бы ADC+MAX10+MCU проходило по себестоимости. - my504(22.04.2021 10:23)
        
        Вариант с внешним счетчиком на адреса RAM и жесткой логикой тоже очень бюджетный. - Evgeny_CD(22.04.2021 10:49)
        
        Возбудивший всех LPC4370 имеет стоимость выше, тем рассмотренные FPGA + MCU. ADC - это проблема. Cyclone IV - это даже для китайцев более $10. - Evgeny_CD(22.04.2021 10:46)
        
        Это сложный вопрос. Мне тоже не очень понятна отпускная цена китайской платы, но скорее всего, они экономят на остальной комплектации. Ее достаточно много в аналоговой части и она не массовая. Например, много трансформаторов на трансфлюксорах. То есть повторяя китайскую топологию, я получу в 1,5 раза более высокую себестоимость, чем их ЦЕНА. Но такая ситуация у нас возникает регулярно, однако до сих пор нам удавалось пройти сквозь это игольное ушко. Кстати, цена может быть и my504(343 знак., 22.04.2021 11:54)
        
        а бесполезно с китайцами бодаться по цене. наши изделия раза в два дороже китайских, если не в три. и ничего, продаются. потому что пока что китайцы сильно не дотягивают по качеству картинки и по всяким там облачным сервисам. - Mahagam(22.04.2021 12:33)

Lattice ICE40LP1K-QN84 $3 сотнями. Двухрядный QFN, зато память внутри есть, FLASH встроенный. - Evgeny_CD(22.04.2021 09:10)

Можно и ФИФО найти за 3 багза если брать сотнями. Топикстартеру нужно здесь, сейчас, одну и дешевле 5 баксов как я понял. - Boвa(22.04.2021 09:14)

Lattice ICE40LP384-SG32. $1.5 DigiKey склад. Там 384 ячейки. FIFO придется руками кодить, но ничего смертельного нет. Зато можно подцепить к любому MCU с быстрым IO - Evgeny_CD(22.04.2021 08:00)

в LP384 нет памяти. минимум LP640, а она в странном корпусе - Mahagam(22.04.2021 08:41)
- Я ж говорю, ручками, из триггеров, сделать FIFO. - Evgeny_CD(22.04.2021 08:43)
  - Там этих триггеров на порядок меньше, чем надо, КМК. - SciFi(22.04.2021 08:45)
    - 8 слов по 10 бит - 80 триггеров. - Evgeny_CD(22.04.2021 08:58)
      - 8? Моя думал 256. - SciFi(22.04.2021 08:59)
        
        Важно хоть немного сделать временную связь между ADC и MCU не такой жесткой по времени. - Evgeny_CD(22.04.2021 09:02)
        
        На самом деле, достаточно двухкратного запаса по скорости МК против АЦП, чтобы не было пропусков в асинхронном режиме работы АЦП и МК. - my504(22.04.2021 10:32)
        
        Посмотри вариант slave PPI dsPIC. Вероятно, времянку на жесткой логике можно сделать. - Evgeny_CD(22.04.2021 10:53)
        
        Чтобы записать нужно только клок ацп на wr кинуть в правильной полярности, но хватит ли быстродействия чтобы выгребать данные с частотой 40 МГц? Boвa(94 знак., 22.04.2021 11:36)
        
        В данный момент соединяю на схематике порт RE у dsPIC33CH512MP208 с шиной данных АЦП. Надеюсь, что DMA сработает с клоком реквеста 25 нс. Что хорошо в оном дсПИКе, у него PWM может тактироваться прямо от VCO PLL, и может работать на тактовой 500 МГц. Это позволит создать сетку частот с требуемым шагом и целочисленным делением вместо DDS. my504(186 знак., 22.04.2021 12:07)
        
        Ну чё, ну чё? Получилось? Моя тоже хотел дсПИК предложить, Крок опередил. Вот теперь переживаю :) - Бapбoc(24.04.2021 14:27)
        
        С такой скоростью схемы не делаются. Хоть бы и экспериментальные фрагменты. Тут девборда не катит. - my504(24.04.2021 15:32)
        
        Эх, а я думал, есть такие ниндзя. Ждём-с. - Бapбoc(24.04.2021 15:42)
        
        Лучше PPI с его FIFO. Но частоты надо тщательно курить в доке. - Evgeny_CD(22.04.2021 13:29)
        
        Что такое PPI? - my504(22.04.2021 17:44)
        
        Как там в dsPIC параллельный порт кличется? - Evgeny_CD(23.04.2021 12:51)
        
        Это который PMP - Evgeny_CD(23.04.2021 17:10)
        
        У 100-мипсовых dsPIC33C нет PMP, а 70-мипсовые dsPIC33E не потянут по скорости, я собираюсь два ядра использовать - открылась потребность в 9-ти полосах приема (DFT). my504(96 знак., 24.04.2021 15:55)
        
        100 МГц забажены очень сурово. Пара 70 МГЦ? - Evgeny_CD(24.04.2021 16:29)
        
        Я с эрратой знаком. Что конкретно там сурово? - my504(24.04.2021 16:31)
        
        UART, I2C, много чего - зависит от модели. Хорошо, что этот вопрос изучен, я не настаиваю на фатальности багов. - Evgeny_CD(24.04.2021 16:40)
        
        UART забажен для моих задач непринципиально. I2C в данном изделии не будет. Проблемы с fastPWM я проверил. Ничего существенного. В общем, я начал с эрраты и всю подробно прошел. - my504(24.04.2021 16:44)
        
        Однако хотелки растут стремными темпами. FPGA выглядит куда менее рисково. - Evgeny_CD(24.04.2021 16:26)
        
        На самом деле, хотелки лишь увеличили в 9 раз время фильтрации и затребовали в 9 раз увеличить размер таблиц коэффициентов. Так как я собираюсь всю первичную обработку отнести в slave ядру, то не вижу никаких особых проблем. Риск лишь в исходной постановке задачи в загрузке массива от АЦП. - my504(24.04.2021 16:35)
        
        Может меня глючит, но я вроде бы встречал описание 16 битного варианта. - Evgeny_CD(24.04.2021 16:25)
        
        Режим 16 бит имеется, но это двойная транзакция. Снаружи торчит ОДНОбайтная шина данных. - my504(24.04.2021 16:37)
        
        В каком-то чипе в мануале вроде 16 бит были нарисованы. - Evgeny_CD(24.04.2021 17:17)
        
        Параллельный Хозяин Порта. - Бapбoc(24.04.2021 14:39)
        
        FIFO, далее либо процом читать пачку, либо DMA. - Evgeny_CD(22.04.2021 11:38)
        
        Можно затактировать процессор и АЦП от одного источника синхросигнала, вообще-то. - Boвa(22.04.2021 09:07)
        
        Практически нельзя. Сигнальные задачи будут противоречить между собой и вместе коммуникационным. У них всех дробные соотношения тактирования. - my504(22.04.2021 10:37)
        
        По доброму! - Evgeny_CD(22.04.2021 10:49)
    - Так поставить какое-нибудь Static RAM, а ПЛМ только управлять адресами и записью-чтением. Можно вообще как в 80-е - поставить счетчик на 8 разрядов, 1 корпус логики и Static RAM без всяких ПЛМ. - Boвa(22.04.2021 08:51 - 08:57)
      - Конкретно у этой таракашки IO мало. - Evgeny_CD(22.04.2021 08:57)
        
        Должно хватить. Необходимо вывести только адрес (8 разрядов, но с запасом возьмем 10); выходные сигналы записи и разрешения выхода для ОЗУ; входы режима, тактового сигнала АЦП и тактового сигнала чтения ну и возможно еще что-то. - Boвa(22.04.2021 09:04 - 09:26)
        
        Кстати, действительно получится! АЦП с параллельным выходом и Z сомтоянием на шину, времянки CPLD, счетчик внешний. Засосали, 256 отчетов по SPI выкачиваем....62256 еще не перевелись. - Evgeny_CD(22.04.2021 09:14)
        
        А если по параллельной шине выкачивать то шину данных в ПЛМ можно не заводить, но зато сам счетчик сделать на ПЛМ. - Boвa(22.04.2021 09:27)
        
        Это да, проблема в том, что MCU с параллельной шиной не так много. MAX V на 64 ячейки должно хватить, а это не так и дорого. - Evgeny_CD(22.04.2021 09:29)
        
        Чтобы перекачать данные из буфера в МК большой скорости и не нужно. Поэтому можно даже через GPIO читать, переключая тот самый счетчик на ПЛМ програмноформируемым сигналом. - Boвa(22.04.2021 09:38)
        
        Тоже верно! - Evgeny_CD(22.04.2021 10:47)
        
        Микрочиповский PPI рулит. - Evgeny_CD(22.04.2021 09:34)

Вот ещё мысля. Burst mode RAM: SciFi(1 знак., 22.04.2021 07:57, ссылка, картинка)

Так переключаются 2 бита адреса. Наверное 4 ячейки будет мало. - Boвa(22.04.2021 08:52)
- Это для примера. HyperRAM что-то такое может, но там вроде бы max write burst length = 128. - SciFi(22.04.2021 08:57)

в большой партии обещают недорого i.MX RT1010 - Vit(22.04.2021 00:54)

Кстати, да. У NXP есть чудный модуль FlexIO, с его помощью можно сделать то, что надо! Evgeny_CD(22.04.2021 07:47, ссылка)

Кстати, про broadcom'овский процессор от RPI Pico не думали?, оно же как раз снабжено PIO. 4$ уже распаянный на плату с осциллятором и USB-разъемом - lloyd(21.04.2021 21:28)

FPGA Efinix TQFP-144 ценой $6 - Evgeny_CD(21.04.2021 17:48)

Подозревала, что кто-то так скажет :) - Kceния(21.04.2021 19:43)
- Удалено. - BlackMorda(21.04.2021 20:24 - 20:41)
  - Вот и удаляй, а не сообщай - MBedder(21.04.2021 23:17)
  - Какой смысл ставить вопрос о дешевизне для эксперимента? - my504(21.04.2021 20:29)
Для того, чтобы попить пива, не обязательно покупать всю пивоварню (с) :)) - MBedder(21.04.2021 17:52)
В Т8, что я привел, ресурсов и на квадратурный приемник хватит :) - Evgeny_CD(21.04.2021 17:52)
- Не, делать приемник на фпга я не буду. Это противоречит бэкграунду будущего изделия. Обработка сигнала только в МК. Да и выдвинутые тут предложения, особенно с LPC, однозначно дешевле АЦП+ФПГА. - my504(21.04.2021 20:34)
  - Вот тут ты не прав. FPGA Efinix, Gowin дешевые и качественные (для расматриваемых задач), при сотенном тираже можно в $3 влезть. Еще Lattice есть, немного дороже будет. МК для задачи целый один есть на планете. Завтра снимут и ага. - Evgeny_CD(21.04.2021 20:45)
    - и что самое смешное - переходить между FPGA проще чем между МК!! вендор- и чип-специфичные буквально пара блоков: 100% это PLL, часто скоростное I/O (типа DDR и всякие там сериалайзеры с хитрыми задержками). ну и что-нить редкое типа ADC, DNA, Flash. остальное можно смело описывать простым поведенческим верилогом не заморачиваясь!! Mahagam(5204 знак., 21.04.2021 23:09)
- На электрониксе новую "малинку" от Xilinx'а пиарят :) - ADI(21.04.2021 18:05, , ссылка)

BF700/BF592 могут не только "втянуть" 50 MS/s по PPI, но и посчитать. Но это на любителя.. - ADI(21.04.2021 17:26,

, ссылка, ссылка)

Даже и не вспоминаем... ))) Блэкфин - это не наш путь. Хотя, ясен пень, что АД и на БФ и на Шарках имеет специальный интерфейс под внешний аналоговый фронтэнд прямо в шину. - my504(21.04.2021 17:38)

Когда-то давно изобрели память Fifo как раз шобы синхронизировать несинхронное. Но это был давно Boвa(41 знак., 21.04.2021 15:40, ссылка, ссылка)

а что уже нашли? интересует сами-то в какую цену вложились? Mahagam(137 знак., 21.04.2021 15:14)

Вы прямо угадали. Именно MAX10 и нашел. Но то на диджикее. У нас в московиях/подмосковиях не диджикей и цена сильно далека от 3 долларов. Ну и всплывают варианты прямо в МК без промежутка. Разрядность АЦП в 10 и 12 отличаются по цене примерно в 3 раза. Со скоростью - такая же байда, да и не требуется. 40 МСПС хватает для квадратурного приема целевого сигнала. - my504(21.04.2021 15:49)
- Ну тада уаще спартан6, внутрях сгенерите квадратный клок, перемножите, сложите, отфильтруете и на выхлоп вообще получите предобработанный сигнал по удобному SPI - Mahagam(21.04.2021 18:52)
- LPC4370 вообще МК и АЦП 80 мспс 12 разрядов в одном флаконе. - SciFi(21.04.2021 15:53)
  - LPC4370 в 2014 году стоил $5, сейчас $15. - BlackMorda(21.04.2021 20:47)
    - $8.3 - General(22.04.2021 08:38, ссылка)
      - TFBGA - Evgeny_CD(22.04.2021 10:51)
        
        华为将开发自动驾驶雷达 - General(22.04.2021 12:27)
    - Тогда отчего же плата на нем у китайцев стоит 266 567 руб? Kceния(1 знак., 21.04.2021 21:15, ссылка, картинка)
      - а почему у них нет lpc55s6 ? - Kpoк(21.04.2021 22:32)
  - Там реальных 80М или 80 штук по 1М, как некоторые делают? - Kpoк(21.04.2021 18:00)
    - На самом деле, практически все скоростные АЦП, включая упомянутый в начальном сообщении - это pipline. То есть таки да, куча кратно медленных в интерливе. - my504(21.04.2021 20:41)
      - Что там внутри - не колышет. Обращаешься к трубопроводу, как к одному элементу - это важно. А когда у тебя на камне шесть штук по 3 М , то чтоб получить от него 18М, надо немножко потрахаться. - Kpoк(22.04.2021 06:55)
    - мать учения: - SciFi(21.04.2021 18:03, ссылка)
      - так бля - Kpoк(21.04.2021 18:22)
  - Слюни - рекой. ))) Надо срочно затариться LPC-Link-ом... Правда перейти на 4370 можно будет только через год с небольшим. - my504(21.04.2021 17:41)
    - Формула успеха 2021. "Пацаны! Мы нашли супер чип! Через год сможем купить! Живем!!!" - Evgeny_CD(21.04.2021 21:03)
      - Кредитнуться под залог предзаказа? :) - Cкpипaч(21.04.2021 21:28)

Пики форева! Любой дспик - Kpoк(21.04.2021 14:57)

А поподробнее? Параллельные данные прямо с порта пускать в ДМА? Это не любой dsPIC. На самом деле, сейчас я имею два предварительных варианта: STM32F407 и dsPIC33CH512GP206. - my504(21.04.2021 15:15)
- Ну да, были ещё старинные dspic30 выпали из головы, а 33 вроде бы все ДМА имеют. А если у Вас 1000 отсчётов можно просто mov PORTB, [W0++] тысячу раз исполнить. А потом уже не спеша обрабатывать. - Kpoк(21.04.2021 15:45)
  - Это как, это что, это где??? ))) Вообще то АЦП не любит ждать, особенно конвейерный. Ему на софтовые MOV болт положить. Там все по своим часам. Потому ежели реквест взять от клоков и транзактить прямо с порта (если порт входит в узкий круг приближенных к ДМА, канешна), то очень даже замечательно и джиттер самих транзакций относительно клоков значения иметь не будет. Лишь бы не проскакивало и ДМА имел высший приоритет. - my504(21.04.2021 15:55)
    - Вот за что я люблю ПИК (до самого недавнего времени) что у него софтовый MOV был твёрже, чем у иных ПЛМ. Ну и да порты приближена к ДМА (я так синус на быстром цапе делал) - Kpoк(21.04.2021 16:37)
      - Твердый - не значит полезный. Там не твердость нужна, а синхронизм. Нащщет ДМА - естественно попробую - my504(21.04.2021 17:42)

Какой-нить НИОС или микро/пикоблейз.Гарантированно. - mse homjak(21.04.2021 14:52)

Так-то можно просто мелкосхему ОЗУ поставить, счётчик на адрес и правильные стробы ей дать, и она засосёт... - SciFi(21.04.2021 14:54)
- Дык, я так понимаю, что засосать, это тока половина дела. ;О) Можно, канешно поставить чота двухпортовое, но ценник будет негуманным, даже по сравнению с мелкой ФПГА. - mse homjak(21.04.2021 15:14)
  - Ставьте джва буфера - один засасывает, а другой, по иному клоку выплевывает насосённое туда куда надо, потом клоки и сигналы управления меняете местами ну и по новой. - Boвa(21.04.2021 15:41)
    - Нынешняя моя задача всплыла из трехлетней давности. Я тогда нашел ФИФО ОЗУ. Аккурат под мою задачу - 256*16. Только с ценником в 25 баксов за корпус. Обидно, да... - my504(21.04.2021 15:43)
      - Сделайте ФИФО ОЗУ на ФПГА. ;О) Их там есть. Многа! - mse homjak(21.04.2021 20:58)

У стм32 бывает такая штука DCMI, она это умеет. Ну и у некоторых стм32 GPIO умеет на скорости ядра работать, можно попробовать затягивать прямо оттуда через DMA, но успеет ли — не узнаешь, пока не попробуешь. - SciFi(21.04.2021 14:16, ссылка)

На 25МГц работает нормально, на 40 - не пробовал. - LightElf(21.04.2021 18:31)
Хороший вариант. Спасибо. - my504(21.04.2021 15:16)

Микроконтроллеры