Гyдвин, волшебник (25.07.2023 14:49, просмотров: 2567)-
- Резюме: Все нормально с логикой - полностью соответствует ДШ.
Просто один из регистров оказался дефектным (возможно статика при
монтаже). А я дефективным :) Под руками нет запасных, поэтому менял
регистры местами для разбора полетов. Ну и запаял в спешке, лять,
на те же позиции... Подкрадывается маразм наверное ;) Абидна,
панимаш - целый день бился с ветряными мельницами... - Гyдвин(26.07.2023 00:02)
- Обезьяна тоже падает с дерева (с) Tyмблep(209 знак., 26.07.2023 10:49)
- Ужэ бы на одной CH32V003 сделал. Вместо двух на логике. mse homjak(3 знак., 25.07.2023 17:00)
- Да, блин, плата уже разведена... Когда разводил, CH32V в руки еще
не попали :) Шучу конечно. Куча сервисного ПО и годами обкатанное
решение перевесило. Иначе пришлось бы все переписывать и
обкатывать. Вот с "расширителем входов" похоже вступил в
субстанцию... Гyдвин(1 знак., 25.07.2023 17:13, картинка)
- Не по теме. Ввод провода перпендикулярно плате это требование ТЗ
или какие-то конструктивные особенности? - reZident(25.07.2023 17:17)
- Разводил под обычные угловые. Народ возжелал разъемные, монтажники
и запаяли. А корпус понравился, посему попробовал. Надоели
Gainta... Гyдвин(1 знак., 25.07.2023 17:38, ссылка)
- Я имею в виду, что обычно ввод провода параллельно плате, а винтики
сверху вне зависимости от того разъемный контакт или нет. P.S. А,
понял! в этом корпусе DINрейка не вдоль, а поперек контактов? - reZident(25.07.2023 17:45)
- Я же говорю - поставили, что сами захотели. В этом корпусе можно
припаять что угодно. Шняжка на замену вот таких и подобных.
Дороговаты стали по нынешним временам и трудности с приобретением.
Позволяет заместить пару шт одной с ethernet... Гyдвин(1 знак., 25.07.2023 17:56, картинка)
- "Эти" - которые в углу сверху-справа? - reZident(25.07.2023 18:04)
- Ага. Там и Moxa, и Овен бывали... - Гyдвин(25.07.2023 19:42)
- "Эти" - которые в углу сверху-справа? - reZident(25.07.2023 18:04)
- Я же говорю - поставили, что сами захотели. В этом корпусе можно
припаять что угодно. Шняжка на замену вот таких и подобных.
Дороговаты стали по нынешним временам и трудности с приобретением.
Позволяет заместить пару шт одной с ethernet... Гyдвин(1 знак., 25.07.2023 17:56, картинка)
- Я имею в виду, что обычно ввод провода параллельно плате, а винтики
сверху вне зависимости от того разъемный контакт или нет. P.S. А,
понял! в этом корпусе DINрейка не вдоль, а поперек контактов? - reZident(25.07.2023 17:45)
- Разводил под обычные угловые. Народ возжелал разъемные, монтажники
и запаяли. А корпус понравился, посему попробовал. Надоели
Gainta... Гyдвин(1 знак., 25.07.2023 17:38, ссылка)
- Не по теме. Ввод провода перпендикулярно плате это требование ТЗ
или какие-то конструктивные особенности? - reZident(25.07.2023 17:17)
- Да, блин, плата уже разведена... Когда разводил, CH32V в руки еще
не попали :) Шучу конечно. Куча сервисного ПО и годами обкатанное
решение перевесило. Иначе пришлось бы все переписывать и
обкатывать. Вот с "расширителем входов" похоже вступил в
субстанцию... Гyдвин(1 знак., 25.07.2023 17:13, картинка)
- хез. Судя по диаграмме из иного шита истинное значение с D7
пявляется на Q после фронта такта clk. Что вообщем то логично -
сохранение состояния выхода Q = D0 от предыдущего такта до
следующего. enc(1 знак., 25.07.2023 15:46, картинка)
- Картинка однозначно говорит, что load абсолютно асинхронный по отношению к другим входам и трансляция H на QH происходит одномоментно с тем, как только load упал в 0. - akz(25.07.2023 17:49)
- Я руководствовался вот этим. Тут вроде все однозначно. По диаграмме
при подаче 0 на вход PL Q7 должен принять состояние D7 асинхронно.
Вход CE подключен к GND. На CP подаю положительные фронты для
сдвига. Все сдвигается (16 бит), а вот первый бит "в никуде"... Гyдвин(1 знак., 25.07.2023 16:08, ссылка)
- Вход CE подключен к GND. Вход CE должен быть в "1" когда загружаются данные PL = 0. enc(1 знак., 25.07.2023 16:49, картинка)
- CE по моему скромному разумению служит для разрешения тактовых
импульсов. На этой же диаграмме Q7 асинхронно принимает значение D7
при PL=0. Кстати, таракашки SN74HC165. - Гyдвин(25.07.2023 16:58)
- Обрати внимание на логику тактового сигнала. Если CP и CE оба в нуле, то 1->0 на входе PL разрешает логику входов RS, а 0->1 на этом же PL вызывает 1->0 на входах CP регистров, т.е. сдвиг. Возможно у тебя параллельная загрузка совместилась с одним сдвигом. Или нет? reZident(1 знак., 25.07.2023 17:24, картинка)
- Ок. На СР при этом держишь "1"? - enc(25.07.2023 17:22)
- CE по моему скромному разумению служит для разрешения тактовых
импульсов. На этой же диаграмме Q7 асинхронно принимает значение D7
при PL=0. Кстати, таракашки SN74HC165. - Гyдвин(25.07.2023 16:58)
- Правильно ли я понял? В цепочке из 2 регистров (16бит) после подачи
сигнала параллельной загрузки и после сдвига 16 бит ты в середине
этого слова получаешь 9й бит совсем не тот, который был на 9м входе
при загрузке? - reZident(25.07.2023 16:21)
- С девятым все нормально. Не вижу вход D7 (Q7) второго регистра в
цепочке. Он должен по даташиту, который я привел, появиться на Q7
при PL=0. А его нет. Потом PL=1, дергаю CP в цикле. При первом
положительном фронте на Q7 вижу состояние D6(Q6) и т.д... - Гyдвин(25.07.2023 16:38)
- "Его нет" - а что есть? - reZident(25.07.2023 16:43)
- Логическая 1 при любом состоянии входа D7 второго регистра в цепочке. - Гyдвин(25.07.2023 16:47)
- "Его нет" - а что есть? - reZident(25.07.2023 16:43)
- С девятым все нормально. Не вижу вход D7 (Q7) второго регистра в
цепочке. Он должен по даташиту, который я привел, появиться на Q7
при PL=0. А его нет. Потом PL=1, дергаю CP в цикле. При первом
положительном фронте на Q7 вижу состояние D6(Q6) и т.д... - Гyдвин(25.07.2023 16:38)
- Вход CE подключен к GND. Вход CE должен быть в "1" когда загружаются данные PL = 0. enc(1 знак., 25.07.2023 16:49, картинка)
- по диаграммке 4 вывод SER должен удерживаться в нуле. может в этом дело? Vit(1 знак., 25.07.2023 15:01, ссылка)
- А чем помочь-то? Перепаять еще одну м/с? Что вообще требуется и что
означает "тоже никуя"? - reZident(25.07.2023 15:00)
- Подумал, что может дефектная. Перепаял местами (у меня 2 штуки в
цепочке). Те же яйца. Загадка, однако... - Гyдвин(25.07.2023 15:24)
- Выше предположил, что вход LD - тактовый, а не потенциальный. У
аналогичной по функциональности 74HC597 вход параллельной загрузки
так и называется - LATCH CLOCK. reZident(1 знак., 25.07.2023 15:30, ссылка)
- У 165-го несколько иная логика, если верит TI. Там для загрузки RS
входы задействованы минуя CLK, который нужен только для трансляции
данных с предыдущего триггера на последующий. akz(1 знак., 25.07.2023 16:44, картинка)
- Я на это и понадеялся ;) - Гyдвин(25.07.2023 16:49)
- Если питание на 7, 14 ноге имеет место быть и в норме, то тогда это
очередной летучий голландец с Али. Лично у меня к логике вопросов
нет. akz(275 знак., 25.07.2023 18:41)
- Питание в норме. Вот микросхем под руками нет, чтобы поменять :( - Гyдвин(25.07.2023 19:58)
- Если питание на 7, 14 ноге имеет место быть и в норме, то тогда это
очередной летучий голландец с Али. Лично у меня к логике вопросов
нет. akz(275 знак., 25.07.2023 18:41)
- Я на это и понадеялся ;) - Гyдвин(25.07.2023 16:49)
- У 165-го несколько иная логика, если верит TI. Там для загрузки RS
входы задействованы минуя CLK, который нужен только для трансляции
данных с предыдущего триггера на последующий. akz(1 знак., 25.07.2023 16:44, картинка)
- Выше предположил, что вход LD - тактовый, а не потенциальный. У
аналогичной по функциональности 74HC597 вход параллельной загрузки
так и называется - LATCH CLOCK. reZident(1 знак., 25.07.2023 15:30, ссылка)
- Подумал, что может дефектная. Перепаял местами (у меня 2 штуки в
цепочке). Те же яйца. Загадка, однако... - Гyдвин(25.07.2023 15:24)
- Резюме: Все нормально с логикой - полностью соответствует ДШ.
Просто один из регистров оказался дефектным (возможно статика при
монтаже). А я дефективным :) Под руками нет запасных, поэтому менял
регистры местами для разбора полетов. Ну и запаял в спешке, лять,
на те же позиции... Подкрадывается маразм наверное ;) Абидна,
панимаш - целый день бился с ветряными мельницами... - Гyдвин(26.07.2023 00:02)
