caxapa.ru :: [Высокоуровневые языки описания аппаратуры], сделанные как программные модули на универсальном языке. Сводный системный топик.

Связанные сообщения

Evgeny_CD^{Архитектор} (13.09.2013 15:54 - 28.04.2018 00:35, просмотров: 36253)

[Высокоуровневые языки описания аппаратуры], сделанные как программные модули на универсальном языке. Сводный системный топик. Основная идея. В классическом варианте, VHDL|Verilog, пишем на HDL, потом засовываем его в специализированную тулзу, компилим в нечто, что можно исполнять, и запускаем симуляцию. В рассматриваемом варианте описали аппаратуру средствами универсального языка, тут же написали ПО, которое управляет этой аппаратурой, и просимулировали. Без промежуточных прокладок. Отладили -> Синтезировали HDL -> FPGA|ASIC

Ответить

- [CodAL] CodAL is a high-level hardware description programming language, based on C, so it is familiar to developers and easy to work with. Evgeny_CD(1 знак., 03.11.2021 19:25, ссылка)
- Slice - уровень абстракции поверх Verilog. Вроде как позволяет сохранить контроль на низком уровне. - Evgeny_CD(19.07.2021 02:08, ссылка)
- PipelineC - нечто С подобное на Python и C. - Evgeny_CD(19.07.2021 01:54, ссылка)
- [Chisel] -> язык описания аппаратуры. Генерит Verilog для синтеза и С++ для симуляции. Написан на Java + Scala. Внутри 2 статьи. Evgeny_CD(39 знак., 13.09.2013 09:43 - 17.03.2021 00:51, ссылка, ссылка)
  - Статья от Yadro на Хабарке: "Scala/Chisel против SystemVerilog". Toчкa oпopы(1 знак., 14.03.2025 09:25, ссылка)
  - Открытая книга [Digital Design with Chisel] - Evgeny_CD(17.03.2021 00:52, ссылка)
  - Система оценки допустимого уровня ошибок харда, чтобы софт еще мог работать. На основе Chisel -> --> - Evgeny_CD(06.11.2014 15:37, ссылка, ссылка)
  - Хм, один мой знакомый еще будучи студентом для этой цели использовал Lisp. - Bill(13.09.2013 15:00)
    - на лиспе написана Verilog-mode для emacs-a, которая расширяла verilog-95 до того что нынче делает V-2001 и даже кое-что из SV. например, там иерархию вообще автоматом можно генерить - yes_np(13.09.2013 15:07)
  - а кто нибудь может кратко сформулировать, чем, кроме синтаксиса, отличается от myHDL, SystemC или тех же SV|VHDL? - yes_np(13.09.2013 14:56)MBedder
    - Как я понял, претендует на то, чтобы быть: Evgeny_CD(382 знак., 13.09.2013 15:18)
  - Интересная тема. Спасибо! - Ruslan(13.09.2013 10:54)
- [hdl-js] HDL на JS от нашего соотечественника - Evgeny_CD(19.05.2020 18:27, ссылка)
- [SpinalHDL] -> --> написан на Scala, генерит VHDL/Verilog. Дальнейшее развитие Chisel Evgeny_CD(161 знак., 28.04.2018 01:49, ссылка, ссылка)
- [Migen] Основанный на Python язык программирования, который умеет синтезировать Verilog. Пример использования --> Evgeny_CD(86 знак., 28.04.2018 00:54 - 01:03, ссылка, ссылка)
  - [nMigen] - дальнейшее развитие Migen. В процессе активного допиливания. - Evgeny_CD(13.07.2021 02:54, ссылка, ссылка)
    - Раскол в сообществе разработчиков nMigen (Amaranth) Evgeny_CD(1 знак., 27.01.2022 01:10, ссылка)
  - crash course по nMigen - framer(17.03.2021 08:53, youtube)
  - [LiteX] - библиотека и "тулчейн" для синтеза SoC в FPGA. На основе Migen - Evgeny_CD(16.03.2021 20:02, ссылка)
  - Основные идеи -> Отличие от MyHDL --> - Evgeny_CD(28.04.2018 01:06, ссылка, ссылка)
- [CHDL] Некий аналог SystemC -> - Evgeny_CD(28.04.2018 01:02, ссылка)
- SystemC -> классика. Много раз обсуждался у нас. - Evgeny_CD(28.04.2018 00:43, ссылка)
  - Очень толкова статья про SystemC - Evgeny_CD(18.05.2020 00:29, ссылка)
- [MyHDL] - язык описания аппаратуры на основе Python. Дока читается как фантастика ->. Проект достаточно старый, с 2004 года. Последний релиз - май 13. Evgeny_CD(201 знак., 13.09.2013 15:52 - 28.04.2018 00:30, ссылка, ссылка)
  - myBlaze - клон Xilinx Microblaze - Evgeny_CD(12.06.2020 00:32, ссылка)
  - 09-May-2018 MyHDL 0.10.0 released. Однако не заброшено, потихоньку пилят. - Evgeny_CD(12.06.2020 00:26, ссылка, ссылка)
  - Довольно интересная преза, хорошо показаны преимущества. Evgeny_CD(13.09.2013 16:03)
- Кунсткамера? - SciFi(13.09.2013 21:37)
  - Скорее лабораторный стол, заваленный всякой всячиной. - Evgeny_CD(13.09.2013 21:38)
- SharpHDL: A Hardware Description Language Embedded in C# Evgeny_CD(13.09.2013 21:28)
- Kiwi system models digital circuits with concurrent programs using a standard library in C# for multi-threaded programming. Экспериментальная хрень. Evgeny_CD(13.09.2013 21:20 - 21:26, ссылка, ссылка)
- Rapid HDL is implemented as a .Net library. -> - Evgeny_CD(13.09.2013 21:26, ссылка)
- Lava - HDL на хаскеле. Заточено под низкоуровневую работу с Xilinx. Evgeny_CD(13.09.2013 21:24, ссылка)
- Коллеги, а кто еще что похожее может подсказать? - Evgeny_CD(13.09.2013 16:04)
  - JHDL. Д.ARMоед(13.09.2013 19:25, ссылка)
    - Спасибо! Жаль, оно заглохло, и жестко привязано к ксилам. - Evgeny_CD(13.09.2013 21:35)
      - в основной массе - это студенческие проекты. когти наточили - забросили.. Д.ARMоед(254 знак., 13.09.2013 22:12)

Средства и методы разработки