caxapa.ru :: Насчет сложностей FPGA. Вот я, например, имею смутные познания о них. Но я уверен, что базовых технологий там не так уж и много. Думаю, даже на VHDL кодить не так важно. Можно нанять человека, которы наделает кучку готовых IP блоков (и будет их делать по

Evgeny_CD, Архитектор (20.06.2009 21:31, просмотров: 274) ответил Evgeny_CD на Для примера рассмотрим embedded сервак, который что-то раздает или принимает по FTP на FLASH.

Насчет сложностей FPGA. Вот я, например, имею смутные познания о них. Но я уверен, что базовых технологий там не так уж и много. Думаю, даже на VHDL кодить не так важно. Можно нанять человека, которы наделает кучку готовых IP блоков (и будет их делать по мере необходимости), далее их как-нибудь красиво сединять в одно целое - и вот она, универсальность. А как писать на асме 8 битника - я еще еще забыл :) На С тоже было трудно переходить. Но когда понял, что это дает - инвестировал время и все, что мне надо, понял. Здесь, конечно, сразу результата не будет. Думаю, с годик придется мне поковыряться с этими плисами (за свой счет - ничего не поделаешь :( ). За то потом - свобода совершенно другого порядка.

Ответить

- Дался вам этот VHDL. :) Лучше сразу Verilog 2001 c перспективой перейти на System Verilog. Я кончено еще не "копенгаген" в FPGA, но уже чувствую что это труЪ. Ruslan(46 знак., 20.06.2009 22:05)
  - Да проде как VHDL построже будет (меньше шансов херню накодить), и, говорят, поэффективнее при серьезной работе. Хотя он, конечно, ниже по уровню абстрации System Verilog. Но, пожалуй, на Altera я все-же не пойду. Пока меня увлек Lattice :) - Evgeny_CD(21.06.2009 01:03)
    - Хотя :) Cyclone-III все же идеален с точки зрения масштабирования в пределах максимального на практике TQFP-144 - 4 кристалла в одну "дырку". Злобит, что у Альтеры КПД по пинам традиционно низок - из 144 пинов только 82 в варианте EP3C25E144C8N можно Evgeny_CD(14 знак., 21.06.2009 01:11)
    - Построже возможно. Но ИМХО монструозный :). А чем вам Altera не нравится? - Ruslan(21.06.2009 01:10)
      - Самая серьезная претензия к Altera Cyclone-III - нет простых 8 битных ядер. Реализация 51 в половину ресурсов самого мелкого камня меня слабо интересует. Самый простой NIOS 700 LE и при этом у него всего под 20MIPS на простых камнях, хотя и 32 битных, в Evgeny_CD(501 знак., 21.06.2009 01:33)
        
        Не, в топку альтеру. Смотрим Xilinx XC3S250E-4TQG144C за $15 на digikey, видим его 108 IO пинов против 84 у альтеры в том же 144 пиновом корпусе :) и понимаем, что это куда практичнее, если уже выбрать среди "обычных" FPGA. Злобит только малая Evgeny_CD(69 знак., 21.06.2009 01:43)
        
        Xilinx хорошо мастабирован в пределах 256-FTBGA корпуса. 3 камня. Но так не охота только ради этого BGA ставить... Хотя в XC3S1200E чуть ли не 48 пикоблейзов влезет :) И всего за 38 на digikey. - Evgeny_CD(21.06.2009 01:47)
        
        По скорости старта... 4 мбит конфигурация 1200 ксила. При максимальной скорости загрузки по SPI 50 МГц и современных Serial FLASH, которые это выдерживают, 80 мс получается на загрузку. В общем, можно и пережить. - Evgeny_CD(21.06.2009 02:05)
        
        Вчера только замерял сколько грузится EP3C25. 110 mc на POR (power on reset), 12 ms грузится конфигурация из параллельной флешки (active parallel). Еще ~5mc грузится eCos. Итого ~130 ms. Можно использовать режим fast POR - ~10ms вместо 110 ms. Тогда - Ruslan(14 знак., 21.06.2009 12:15)
        
        А за сколько "раскрывается" айрбаг, извиняюсь? - Т.Достоевский(21.06.2009 02:29)
        
        А это-то при чём тут? Управление им - всегда активно. - Точка опоры(23.06.2009 09:55)
        
        Точно не знаю, но "шторы" раскрываются за 25 мс. -> - Evgeny_CD(21.06.2009 10:53, ссылка)
      - Ну мне пока ни VHDL, ни Verilog толком не известен, так что мне легко выносить суждения :) Lattice цене накристальной памятью конфигурации. Вроде как описал. - Evgeny_CD(21.06.2009 01:12)

Средства и методы разработки