16+
Вторник
28 марта
Вход |Карта сайта | |Upload |codebook | PARTS

 О смысле всего сущего 0xFF

 Средства и методы разработки

 Мобильная и беспроводная связь

 Блошиный рынок Объявления

caxapa

Микроконтроллеры ARM 

AVR PIC MSP PLD,FPGA,DSP 

Кибернетика Технологии 

Схемы, платы, компоненты 

Средства и методы разработки

 
   Новая тема Правила Регистрация Поиск »» Архив
Вернуться в конференциюТопик полностью
Ксения  (13.02.2017 20:21, ссылка) , в ответ на …я и на SoC так хотел, ну да вы все наверняка помните :) Только на меньшем уровне иерархии — вместо каждого модуля памяти там блок M×N бит DRAM, вместо 4 ядер — сделать авторефреш «умным», чтобы он согласно программе что-то куда-то перенёс, автор: Николай Коровин
Физическая реализация памяти вам виднее, но меня лично ужаснула фраза в описании теста ZEN: "Память DDR4-2400 работала с задержками 17-17-17-39 2T". Не понимаю, как на такой памяти 8 ядер могут показать высокую производительность, а уж про 60 ядер 
и говорить не приходится.
Главная | Карта сайта | О проекте | Проекты | Файлообменник | Регистрация | Вебмастер | RSS
Лето 7525 от сотворения мира. При использовании материалов сайта ссылка на caxapу обязательна.
MMI © MMXVII