mse homjak (24.03.2017 10:45, просмотров: 299) ответил POV_ на Поломал всю голову, не могу без внешнего клока сделать следующее на Verilog...
Тут таке... Походу, у вас концептуальный трабл. ;О) В ФПГА, правило хорошего тона, синхронные схемы. Тут, походу, наворачивается тоскливая асинхронщина со всеми сопутствующими прэлестями. Я бы изваяд свой детектор событий по каждой комбинации. Для каждого изваял детектор смены состояния и, по последней смене состояния, коммутировал на выход. Но, ИМХО, начал бы с рассмотрения синхронного варианта. Оно, мобуть и более громоздкое, но работает честно.
)