AU08 (30.03.2017 00:01 - 00:06, просмотров: 276) MBedder ответил Ксения на Чем можно сгенерить чистую синусоидальную гармонику на частоту 150 КГц? "Чистую" - здесь значит максимально точную по форме.Что такое асимметричный ответ? Это когда о тебе негативно отзываются в комментарии, а ты об авторе этого комментария пишешь хорошо и по-доброму: в некрологе!
-
- Я бы согласилась на ЦАП с 14-16 бит, но никак не 10-12. Т.е. это где-то порядка 0.005%. - Ксения(30.03.2017 00:06)
- Если совсем примитивно колхозить, ШИМ 300 кГц, затем ФНЧ 2 порядка пять каскадов последовательно и все дела. Один каскад ослабит искажения в 9 раз, пять каскадов - в 9^5 или в 2^15 раз. Триггер - фазоинвертор, формирующий 150 кГц, питать от ИОН. - AU08(30.03.2017 00:43 - 00:58, ссылка)
- Это даст в сумме искажения порядка 0.15% и кучу геморроя с точными и стабильными RC-компонентами, не говоря уже о гигагерцовых операционниках - MBedder(30.03.2017 01:01)
- 3) для большинства схем ФНЧ достаточно запаса частоты ОУ на
одинна ДВА порядка. Если неправ - ткните, пожалуйста. - AU08(30.03.2017 01:07 - 01:17)- Если только на порядок, то THD самого ОУ будут минимум в первые проценты, т.к. КУ на рабочей частоте будет всего 10. Почитай азы, узнаешь много интересного и даже удивительного :)) - MBedder(30.03.2017 01:14)
- Был неправ, уже исправил на два порядка... Filter Wiz Pro требует GBW минимум 8,5 МГц - AU08(30.03.2017 01:16)
- Ну а если учесть заявленные 0.005% THD, то аккурат в вышеупомянутые гигагерцы и упрешься :)) - MBedder(30.03.2017 01:19)
- Был неправ, уже исправил на два порядка... Filter Wiz Pro требует GBW минимум 8,5 МГц - AU08(30.03.2017 01:16)
- Если только на порядок, то THD самого ОУ будут минимум в первые проценты, т.к. КУ на рабочей частоте будет всего 10. Почитай азы, узнаешь много интересного и даже удивительного :)) - MBedder(30.03.2017 01:14)
- 1) требования к искажениям каждого ОУ в самом деле в 5 раз выше 2) RC особо стабильные не нужны, ЧИП0805 R 25ppm и конденсаторов NPO достаточно, если частота среза в 1,5 раза выше рабочей - AU08(30.03.2017 01:05)
- 3) для большинства схем ФНЧ достаточно запаса частоты ОУ на
- Это даст в сумме искажения порядка 0.15% и кучу геморроя с точными и стабильными RC-компонентами, не говоря уже о гигагерцовых операционниках - MBedder(30.03.2017 01:01)
- Дельтя-сигма. Сурик делает очень скоростные. - Крок(30.03.2017 00:45)
- Даже фильтры аналоговые полосовые с искажениями порядка 1/30'000 сложно представить. К примеру, полоса пропускания ОУ должна быть порядка 150 МГц - AU08(30.03.2017 00:14)
- А точнее - не менее 3 ГГц :)) - MBedder(30.03.2017 00:20)
- Ксения запуталась в цифрах - это очевидно. Утро вечера мудреней. - SciFi(30.03.2017 00:23)
- А точнее - не менее 3 ГГц :)) - MBedder(30.03.2017 00:20)
- Если 0.005% - это КНИ (THD), то ЦАП должен быть где-то на 24 бита со временем установления порядка 0.2 нс. Лет через ..дцать, глядишь, такой изобретут :)) - MBedder(30.03.2017 00:10)
- Скажем так - у меня есть прототип, сделанный чужими руками, но Ксения(544 знак., 30.03.2017 00:23)
- 50 MSPS на 150 кГц - это всего лишь 333 семпла (ступеньки) на период, т.е. грубо THD будет порядка 0.3%. Берем взрослый 400-MSPS DDS с 14-битным ЦАПом унутре (AD9951, к примеру) и наслаждаемся 0.05% после элементарного RC-фильтра - MBedder(30.03.2017 00:42)
- Тогда такой еще вопрос (в даташите ответа не нашла) - возможно ли от него получать логический/цифровой сигнал/импульс в моменты, когда один период сменяется другим? Ну, чтобы не решать дополнительно задачу детекции нуля. Ксения(151 знак., 30.03.2017 02:05)
- В линейке AD995x есть варианты со встроенным сверхскоростным компаратором как раз для этой цели - например, AD9952 --> - MBedder(30.03.2017 02:22, ссылка)
- Я это понимаю, но все-таки обидно генерить частоту и не иметь возможности привязаться к ее фазе - прибегать к тем же средствам определения, когда частота чужая. - Ксения(30.03.2017 02:32 - 02:34)
- По совету Уважаемого MBedder - см рис 6 на стр 7. "Целое число отсчетов на период укладывается лишь в частном случае (рис.6а). В большинстве случаев это не так, и на каждом новом периоде сигнала отсчеты лежат в новых местах (рис.6б)." AU08(168 знак., 30.03.2017 02:49 - 02:53, ссылка)
- В некоторых ИС DDS наружу выведен выход старшего разряда накопителя фазы, но там джиттер всегда выше, чем в варианте с компаратором. Об этом упомянуто на стр. 18 знаменитой статьи Леонида Ивановича --> - MBedder(30.03.2017 02:44 - 02:50, ссылка)
- Спасибо, а это и сама успела обнаружить, просмотрев все "DDS, Waveform Generator", что были у AD. Больше других понравился AD9838, где этот MSB выводится, а по желанию даже с делителем на два. Что вы лично можете сказать об таком моем выборе? Ксения(200 знак., 30.03.2017 04:32, ссылка)
- "Решать дополнительно задачу детекции нуля" с помощью MSB это плохая идея. На выходе DDS в обязательном порядке должен стоять ФНЧ, а он вносит в сигнал временную задержку. Поэтому нуль сигнала на выходе DDS и нуль сигнала на выходе ФНЧ, это разные Хаос(77 знак., 30.03.2017 06:23,
)
- Я это понимаю, но для меня синхронность важнее точного нуля, т.к. с помощью MSB намереваюсь ... запускать АЦП :), и мне надо чтобы число его отчетов было в точности равно числу периодов этой синусоиды, тогда как фазовая задержка этому вроде бы не Ксения(45 знак., 30.03.2017 06:34)
- Для запуска АЦП сгодится. - Хаос(30.03.2017 06:47, )
- Теоретически, 75 МГц / 500 = 150 кГц, т.е. делитель (500) делится на 4 и синхронность должна быть! - AU08(30.03.2017 06:38)
- Для запуска АЦП сгодится. - Хаос(30.03.2017 06:47,
- Я это понимаю, но для меня синхронность важнее точного нуля, т.к. с помощью MSB намереваюсь ... запускать АЦП :), и мне надо чтобы число его отчетов было в точности равно числу периодов этой синусоиды, тогда как фазовая задержка этому вроде бы не Ксения(45 знак., 30.03.2017 06:34)
- Т.е. Вас уже разрешение в 10 бит по выходному напряжению у AD9838 и искажения ~0.1% устраивают, а также 26+ отсчётов на 1/4 периода синусоиды? Требования изменились? - AU08(30.03.2017 05:03 - 05:13)
- 26 отсчетов? Это я, конечно, промахнулась. Тогда выберу соседа - AD9834, он один в один, но частота MCLK до 75МНz. - Ксения(30.03.2017 05:30)
- Да, я их понизила :). Не хочу повторять ошибку старухи из сказки о рыбаке и золотой рыбке :), допустившей слишком много лишних итераций в своих желаниях. Ей желательно было бы сразу узнать, что вольной царицей стать можно, а владычицей морской Ксения(143 знак., 30.03.2017 05:17)
- "Решать дополнительно задачу детекции нуля" с помощью MSB это плохая идея. На выходе DDS в обязательном порядке должен стоять ФНЧ, а он вносит в сигнал временную задержку. Поэтому нуль сигнала на выходе DDS и нуль сигнала на выходе ФНЧ, это разные Хаос(77 знак., 30.03.2017 06:23,
- Спасибо, а это и сама успела обнаружить, просмотрев все "DDS, Waveform Generator", что были у AD. Больше других понравился AD9838, где этот MSB выводится, а по желанию даже с делителем на два. Что вы лично можете сказать об таком моем выборе? Ксения(200 знак., 30.03.2017 04:32, ссылка)
- Я это понимаю, но все-таки обидно генерить частоту и не иметь возможности привязаться к ее фазе - прибегать к тем же средствам определения, когда частота чужая. - Ксения(30.03.2017 02:32 - 02:34)
- В линейке AD995x есть варианты со встроенным сверхскоростным компаратором как раз для этой цели - например, AD9952 --> - MBedder(30.03.2017 02:22, ссылка)
- Вообще-то ваш совет мне скорее понравился :), но по-началу испугало число ног, хотя там большая их половина - земли и питание. - Ксения(30.03.2017 01:56)
- Опередил таки -> - Evgeny_CD(30.03.2017 01:05, ссылка)
- "Давно живем!"(с) :)) - MBedder(30.03.2017 01:20)
- Слишком взрослый. Там I/O шина какая-то непонятная. Нет ли по-проще, чтобы через SPI частота задавалась? - Ксения(30.03.2017 01:03)
- Чего там непонятного - обычный 3-проводной SPI (/CS, SCLK и SDI - остальные можно просто не подключать). Элементарно управляется даже самой тощей Тинькой - MBedder(30.03.2017 01:09)
- Вопрос полуграмотного: у DDS AD9951 таблица SIN на 14 бит внутри хранится? (просьба громко не смеяться!) Или если в описании / pdf не указано иное, то всегда функция SIN по умолчанию? - AU08(30.03.2017 01:29 - 01:34, ссылка)
- Да, на блок-схеме - это прямоугольник с надписью COS(X). 19 бит на входе, 14 бит на выходе. Функция там одна - sin/cos, выбирается битом в регистре для быстрой фазовой модуляции - MBedder(30.03.2017 01:42)
- внутри - Alex68(30.03.2017 01:34)
- Спасибо! Тогда на 150 кГц при 14 разрядах рабочая частота ЦАП 2,4576 ГГц потребуется ! - AU08(30.03.2017 01:36)
- "Для того, чтобы просто попить пива, не обязательно покупать всю пивоварню"(с). 400 MSPS вполне достаточно, чтобы получить 150 кГц при THD < 0.05%, а после RC-фильтра и все 0.01% - помеха/гармоники-то на 400 МГц и выше - MBedder(30.03.2017 01:51)
- Почему вы так решили? - Ксения(30.03.2017 01:39)
- Это не решение, а вопрос от непонимания сущности оно (DDS). Если "в лоб" на ПЗУ и ЦАП было бы сделано, то т.к. производная Sin(x) = Cos(x) то тактирование ЦАП нужно было бы в 2^14 раз быстрее сигнала делать. - AU08(30.03.2017 01:51)
- А там и сделано "в лоб" на ПЗУ и ЦАП - зачем 16384 семплов на период давать, когда достаточно и на порядок, и даже на пару порядков меньше? - MBedder(30.03.2017 01:57)
- Спасибо! "Буратино был тупой": это же по амплитуде 14 разрядов! + предельно малый джиттер по времени (по фазе отсчётов). Тогда по частоте можно намного меньше разрядов / разрешения :) - AU08(30.03.2017 02:00)
- Вот блестящая статья многоуважаемого Леонида Ивановича Ридико, наиподробнейше разжевывающая DDS --> - MBedder(30.03.2017 02:16, ссылка)
- Судя по структурной схеме AD9951, максимальное разрешение по фазе составляет 19 бит., т.е. ПЗУ похоже 512К * 14 разрядов. На 1/4 периода 17 бит, т.е. разрешение в ~8 раз выше, чем у ЦАП (как у Л.И. на рис.9) AU08(95 знак., 30.03.2017 03:08 - 03:26)
- Да, где-то так - MBedder(30.03.2017 10:29)
- Спасибо! Надолго "завис" над статьёй Леонида Ивановича: словам тесно, а мыслям просторно... - AU08(30.03.2017 02:55)
- Судя по структурной схеме AD9951, максимальное разрешение по фазе составляет 19 бит., т.е. ПЗУ похоже 512К * 14 разрядов. На 1/4 периода 17 бит, т.е. разрешение в ~8 раз выше, чем у ЦАП (как у Л.И. на рис.9) AU08(95 знак., 30.03.2017 03:08 - 03:26)
- Вот блестящая статья многоуважаемого Леонида Ивановича Ридико, наиподробнейше разжевывающая DDS --> - MBedder(30.03.2017 02:16, ссылка)
- Спасибо! "Буратино был тупой": это же по амплитуде 14 разрядов! + предельно малый джиттер по времени (по фазе отсчётов). Тогда по частоте можно намного меньше разрядов / разрешения :) - AU08(30.03.2017 02:00)
- А там и сделано "в лоб" на ПЗУ и ЦАП - зачем 16384 семплов на период давать, когда достаточно и на порядок, и даже на пару порядков меньше? - MBedder(30.03.2017 01:57)
- Это не решение, а вопрос от непонимания сущности оно (DDS). Если "в лоб" на ПЗУ и ЦАП было бы сделано, то т.к. производная Sin(x) = Cos(x) то тактирование ЦАП нужно было бы в 2^14 раз быстрее сигнала делать. - AU08(30.03.2017 01:51)
- Спасибо! Тогда на 150 кГц при 14 разрядах рабочая частота ЦАП 2,4576 ГГц потребуется ! - AU08(30.03.2017 01:36)
- Правильно ли я поняла, что это AD9951 сам синусоиду рисует, а процессору нет нужды по точкам ее задавать? - Ксения(30.03.2017 01:28)
- Разумеется - в этом и вся фишка. Мало того, с помощью технологии DDS при фиксированной входной частоте можно получать любую выходную с огромным разрешением (мегагерцы с разрешением в микрогерцы) - MBedder(30.03.2017 01:39)
- сам, это и есть DDS - Alex68(30.03.2017 01:34)
- Вопрос полуграмотного: у DDS AD9951 таблица SIN на 14 бит внутри хранится? (просьба громко не смеяться!) Или если в описании / pdf не указано иное, то всегда функция SIN по умолчанию? - AU08(30.03.2017 01:29 - 01:34, ссылка)
- Чего там непонятного - обычный 3-проводной SPI (/CS, SCLK и SDI - остальные можно просто не подключать). Элементарно управляется даже самой тощей Тинькой - MBedder(30.03.2017 01:09)
- Тогда такой еще вопрос (в даташите ответа не нашла) - возможно ли от него получать логический/цифровой сигнал/импульс в моменты, когда один период сменяется другим? Ну, чтобы не решать дополнительно задачу детекции нуля. Ксения(151 знак., 30.03.2017 02:05)
- Какие-то ужасы рассказываете, чес. слово. Возьмите любой микроконтроллер и LTC2756, например -> - Evgeny_CD(30.03.2017 00:37, ссылка)
- Ога, и в 2.5-микросекундный ЦАП пихайте сотню MSPS, чтобы получить хотя бы 0.2% THD. Ты тоже пешы есчо :)) - MBedder(30.03.2017 00:46)
- Все уже без меня написали -> - Evgeny_CD(30.03.2017 00:53, ссылка)
- Ага, "18-Bit Settling Time: 2.1μs" для LTC2756 - AU08(30.03.2017 00:49)
- Ога, и в 2.5-микросекундный ЦАП пихайте сотню MSPS, чтобы получить хотя бы 0.2% THD. Ты тоже пешы есчо :)) - MBedder(30.03.2017 00:46)
- Вот читаю это и не могу увидеть "150 кГц" и "0,005%". - SciFi(30.03.2017 00:28)
- Я этому только рада :), т.к. это лишь понижает сложность моей задачи в ваших глазах. :) - Ксения(30.03.2017 00:30)
- 50 MSPS на 150 кГц - это всего лишь 333 семпла (ступеньки) на период, т.е. грубо THD будет порядка 0.3%. Берем взрослый 400-MSPS DDS с 14-битным ЦАПом унутре (AD9951, к примеру) и наслаждаемся 0.05% после элементарного RC-фильтра - MBedder(30.03.2017 00:42)
- Скажем так - у меня есть прототип, сделанный чужими руками, но Ксения(544 знак., 30.03.2017 00:23)
- "Имя, сестра!" Или кровавая гэбня держит маузер у виска? SciFi(17 знак., 30.03.2017 00:08)
- Если совсем примитивно колхозить, ШИМ 300 кГц, затем ФНЧ 2 порядка пять каскадов последовательно и все дела. Один каскад ослабит искажения в 9 раз, пять каскадов - в 9^5 или в 2^15 раз. Триггер - фазоинвертор, формирующий 150 кГц, питать от ИОН. - AU08(30.03.2017 00:43 - 00:58, ссылка)
- Я бы согласилась на ЦАП с 14-16 бит, но никак не 10-12. Т.е. это где-то порядка 0.005%. - Ксения(30.03.2017 00:06)