ВходНаше всё Теги codebook 无线电组件 Поиск Опросы Закон Четверг
28 марта
850500
Evgeny_CD, Архитектор (23.06.2018 01:27 - 01:45, просмотров: 7312)
[Cyclone 10 LP, DDR и заговор маркетологов] Факты и выводы. Cyclone 10 LP крайне интересны большим количеством IO при невысокой цене. Также привлекательна небольшая разница коммерческих и индустриальных чипов. Ну и средства разработки Altera - одни из лучших. Про 10CL016 я уже писал - http://caxapa.ru/830111.html - 340 IO BGA 484 1.0мм $24.34@25 индустриальный средней скорости. А вот есть самый толстый камень в семействе - 10CL120YF780I7G 780-FBGA (29x29) 1.0 мм 525 IO Ind $150 @ 25 и без ограничений по питанию IO, что просто бесценно в наше время. 10CL080YF780I7G все то же самое, чуть меньше, 423 IO, $99 @ 25 Очень круто, на самом деле! Но долгое время создавалось полное впечатление, что DDR оттуда выпилили. Даже один из форумчан это особо отметил. Во всех мануалах по стандартным IP блокам контроллеров памяти Cyclone 10 LP не упоминается как класс. Но как-то странно. Во всех Cyclone с незапамятных времен DDR блоки были в IO, а здесь выпилили? Читаем последнюю версию Cyclone® 10 LP Core Fabric and General Purpose I/Os Handbook (вложено), и на странице 85 видим: 5.3. Intel FPGA I/O IP Cores for Intel Cyclone 10 LP Devices The I/O system is supported by several Intel FPGA I/O IP cores. • ALTIOBUF—supports operations of the GPIO components. • ALTLVDS—supports operations of the high-speed source-synchronous SERDES. • ALTDDIO—supports configuration and implementation of double data rate I/O registers. Читаем Double Data Rate I/O (ALTDDIO_IN, ALTDDIO_OUT, and ALTDDIO_BIDIR) IP Cores User Guide На странице 21 видим, что в June 2017 Added the Cyclone 10 LP device family Вот так вот!!! Так что DDR сделать можно. Зачем оно нам? А вот зачем. Есть чудесная микросхема CY7C1314KV18-250BZI SRAM 18Mb 250Mhz 1.8V 512Kx36 QDR II SRAM ind $21.04 @100. Это синхронная память стандарта QDR II с разделенными шинами чтения и записи. 104 сигнальных пина в корпусе BGA 1.0, что характерно. Cyclone IV и V одинаковой градации по скорости имеют совершенно одинаковые частоты блоков, что и Cyclone 10 LP. И при этом Cyclone V имеет тактовую частоту IO 150 Мгц. 150 Мгц в варианте DDR дадут 300М 32 битных транзакций в секунду. Причем каждая транзакция может иметь свой адрес без каких-либо ограничений :) Обычная DDR нервно курит. Причем в описываемой архитектуре полностью отсутствуют переключения направления шин, что сильно упрощает логику контроллера и повышает скорость. На сайте Cypress все четко расписано http://www.cypress …ducts/synchronous-sram Сложность QDR II кратно меньше, чем у любого DDR. В варианте Xilinx приложено. Выписывать его придется самому и ручками, но, как я описал, это решаемая задача. Кроме 18Мбит QDR II и QDR II+ (более распространенный стандарт) бывают до 288Мбит, но там и цена под $200 может быть. Рассматриваемая QDR II кушает 670 мА макс при 1.8В, или 1.2W. Не смертельно. За счет использования низколатентной памяти встроенный софткор в FPGA обойдется очень маленькими кешами. Значит, из блочной памяти можно будет наделать буферов под данные в необходимом количестве или сделать из них кучу встроенных контроллеров с накристальной памятью (есть мелкие варианты NIOS-II 850LE) RISC-V будет очень в тему, у него производительность на LE получается сильно выше, чем у NIOS-II, VexRiscv особенно - его аффтар как раз на Cyclone IV делает http://caxapa.ru/835960.html http://caxapa.ru/836111.html Есть чудесная фирма GSI Technology www.gsitechnology.com которая делает чудесную SRAM, в том числе ZBT, QDR и проч. Очень многое из нее лежит на складе Mouser. 18Мбит QDR-II+ у нее стоит порядка $15 (GS8182S36BD-250I Mouser), но конфигурации с разделенными шинами записи и чтения не лежат на складах. Разумеется, все это имеет смысл, если не заниматься подъемом Linux на софткоре и прочим говнокодингом. 2М кода и данных - это очень и очень много! Для embedded задач. В итоге в рассматриваемой конфигурации из FPGA получится очень хороший концентратор кучи периферийных шин для хост-процессора.