ВходНаше всё Теги codebook PARTS Поиск Опросы Закон Пятница
3 июля
/745846
Топик полностью
POV_ (29.03.2017 23:13, просмотров: 1) в ответ на Правда не Verilog, а VHDL так разрисовывает по исходнику Си. Если это чем-нибудь поможет. UPD: Теперь и на Verilog. - автор: Dingo
Проверю. Мой вариант с "WTF" рабочий, т.к. ситуации такой не бывает. ИНтерес был академический в конце концов. Девайс работает.