ВходНаше всё Теги codebook PARTS Поиск Опросы Закон Пятница
29 мая
/875312
Топик полностью
misyachniy (05.10.2018 12:58, просмотров: 21) в ответ на Матчасть: UG381 Spartan-6 FPGA SelectIO Resources User Guide - автор: vitalyn
Уточню вопрос 1)Есть плата "SCH-TE0600-02.pdf", на странице 6 видно что банк 2 запитывается от 3,3В. 2)К ней нужно подсоединить матрицу "GSENSE2011.pdf" на странице 2 указано что цифровое питание 1,8В. 3) "ug381 SelectIO Resources.pdf" на странице 28 LVDS_33—Low Voltage Differential Signal LVDS_33 is used to drive TIA/EIA644 LVDS levels in a bank powered with 3.3V VCCO. Electrically the same as LVDS_25. LVDS inputs require a parallel termination resistor, either through the use of a discrete resistor on the PCB, or the use of the DIFF_TERM attribute to enable internal termination. LVDS inputs can be placed on any I/O bank, while LVDS outputs are only available on I/O banks 0 and 2. 4) Руководство от TI "slla038b.pdf" на 5 странице TIA/EIA-644, otherwise known as LVDS, is a signaling method used for high-speed, low-power transmission of binary data over copper. This signaling technique uses lower output-voltage levels than the 5-V differential standards (such as TIA/EIA-422) to reduce power consumption, increase switching speed, and allow operation with a 3.3-V supply rail. The LVDS current-mode drivers create a differential voltage (247 mV to 454 mV) across a 100-Ω load. The LVDS receivers detect signals as low as ±100 mV with as much as ±1-V ground noise. Вот я и написал, что управление токовое и матрица работающая на 1,8В может сопрягатся с 3,3 Spartan. Требуется подверждение моего утверждения. ;-)
Прикреплённые файлы:
LVDS.rar
Ответить
Ответы