- есть юсб байтбластер от альтеры, есть плисины которые нужно прошить готовыми прошивками. вопрос такой: существует ли в природе программа для прошивки альтеровских камней ? как то нет желания для этих целей устанавливать монструозный квартус. - m16_home(10.07.2017 08:11, pld, полностью)
- Получил платку, на к-рой присутствуют (кроме мелочевки) Xilinx Spartan-6, 25P16, Micrel KSZ8851, 93c46. Argon(563 знак., 05.07.2017 20:11, pld, полностью)
- Пытаюсь освоить Cyclone, который первый. Как его зашить из контроллера? Чёт как-то невнятно у них написано, или у меня уровня буржуйского языка не хватает. Варианта 2: PS или JTAG Dingo(810 знак., 23.05.2017 13:46, pld, полностью)
- Помогите разобратся с DMA NIOS . phill2(965 знак., 05.06.2017 18:02, pld, полностью)
- Как "дать" имя части массива?... POV_(416 знак., 03.06.2017 14:53,
, pld, полностью)
- Историческое. PowerPC внутри Xilinx Virtex. Преза. Мощно рекламировали, но не взлетело. Переоценили. Evgeny_CD(02.06.2017 20:48, pld)
- Посоветуйте как лучше/правильнее/проще соединить между собой ПЛИС и МК. Функционал планируемого устройства: Apтём(950 знак., 19.05.2017 22:55, pld, полностью)
- Ну вы блин даете .. Когда мне зачесалось лет 12 назад даже вопросов не было :) Поставил 20 ногов кажись на интерфейс . В плис три регистра из D триггеров данные команда и данные на выход все по 8 бит были . С ответственно 8 бит линий только на Blackbird_sunday(811 знак., 01.06.2017 05:22,
)
- вообще самый простой вариант, если он конечно поддерживается процыком - прикинуться внешней SRAM. STM32F7xx такое умеет. Mahagam(330 знак., 29.05.2017 22:50)
- SPI , поскольку для параллельной шины скорости не те.Ее можно использовать только из соображений простоты работы с ней и если ног много лишних имеется.Классических вариантов шины два I8080 и M6800. - plainuser(29.05.2017 10:47)
- Хмм... Apтём(631 знак., 29.05.2017 20:42)
- Не еби мозг, забудь про ПЛИС и поставь многоканальный ЦАП типа такого --> - MBedder(21.05.2017 00:40 - 00:43, ссылка, ссылка)
- непонятен смысл ПЛИС. у stm32 есть контроллеры с шестью SPI - каждому "быстрому" цапу по своей линии, медленные - на гирлянду. - danuna(21.05.2017 00:16)
- Покурить доку по Альтеровской шине Avalon. И по NIOS-II (софткор ихний). Evgeny_CD(478 знак., 19.05.2017 23:08)
- Чёй-то SPI медленный? Десятки мбит мало?... POV_(172 знак., 19.05.2017 23:07,
)
- Классика под новой точкой зрения. 5V CPLD современных серий. Evgeny_CD(1019 знак., 24.05.2017 21:30, pld, ссылка, ссылка, полностью)
- Spartan-7 - цены на DigiKey мелькнули и пропали. Некоторая аналитика там -> - Evgeny_CD(27.05.2017 00:27, pld, ссылка)
- Коллеги, такой вопрос: попытался установить драйвера на Altera USB blaster от terasic на Win7 64бит, пишет - Это имя уже используется в качестве имени службы или выводимого имени службы. В чем может быть дело? Драйвнра от Квартуса 13 - 0men(26.05.2017 14:52, pld, полностью)
- Кому-нибудь попадалась в отсканированном виде книга Армстронга "Моделирование цифровых систем на языке VHDL: Концепция моделирования на уровне ИС" (М. : Мир, 1992)? mut(84 знак., 25.05.2017 09:33 - 09:37, pld, полностью)
- Написал модуль одновибиратора. С его помощью расширяю несколько коротких импульсов. Оно вроде как работало, а сейчас перестало... POV_(309 знак., 06.05.2017 17:50,
, pld, полностью)
- Согласен с (→). Да будет отдельной темой вопрос, может ли диалект Си быть полноценным языком поведенческого описания логики. Николай Коровин(1893 знак., 11.04.2017 17:12 - 17:37, pld, ссылка, полностью)
- Изменение амплитуды нужной частоты вблизи от рядом стоящей соседки Ксения(4437 знак., 31.03.2017 02:05 - 05:01, pld, полностью)
- Да купите уже селективный вольтметр! - IBAH(01.04.2017 14:59)
- Прошу Ксению ответить: 1) какова максимальная допустимая относительная составляющая погрешности измерений, 2) измеряется амплитуда гармоник относительно сигнала возбуждения или выходного сигнала черного ящика на основной частоте, 3) измеряется ли fk0(65 знак., 01.04.2017 00:09)
- Так вы же ж решили задачу. На выходе синхронного выпрямителя написать два фильтра для НЧ- и НЧ+. Так нельзя? - Барбос(31.03.2017 21:15)
- Вторые 5 коп - пропустить сигнал через хороший квадратор и ФНЧ. Вдумчиво ковыряясь в составляющих выхода (постоянка, 1*НЧ, 2*НЧ) можно много чего узнать об исходном сигнале.. - argus98(31.03.2017 20:31 - 20:35)
- Сначала нужно определиться с размером "маленькой и большой" составляющих. Отсюда получим потребный SNR АЦП. Если АЦП использовать быстрый, можно выкружить несколько дБ ДД - 6дБ на каждые четырехкратное понижение частоты дискретизации. Потом нужен Alt@ir(776 знак., 31.03.2017 18:47)
- Способ 2, возможно в качестве умножителя применим ключевой синхронный смеситель на аналоговом коммутаторе или просто на полевиках. Гуглить схемы гетеродинных приемников прямого преобразования. у них очень высокие характеристики. - Yurasvs(31.03.2017 14:38)
- чтоб без аннигиляций было нужно принимать синусную и косинусную составлящие отдельно (стерео). - fk0(31.03.2017 13:51)
- Мои 5 коп - АЦП с переносом спектра на ПЧ (гетеродинный вариант без умножителя) argus98(340 знак., 31.03.2017 13:19)
- Эх, Ксения. Недаром мне мама говорила: "если клиенту нужна точность лучше 5%, значит он не вполне представляет задачу". Все "искажения" Вашей синусоиды делятся на две категории: 1) которые при синхронном детектировании исчезают 2) которые при Крок(437 знак., 31.03.2017 12:18)
- Третий вариант близок к приёмнику прямого преобразования (с нулевой ПЧ). Под вашим словом "стробоскопический" скрывается устройство выборки и хранения (УВХ) АЦП. Возможно реализовать либо используя быстрый АЦП с малым временем выборки (существенно Nikolay_Po(448 знак., 31.03.2017 11:07 - 11:18)
- Вообще-то Вы описали стандартный АМ передатчик :-)) . Поэтому, смотрите, как работают АМ приемники. - Крок(31.03.2017 09:23)
- Для оцифровки 300 кГц желательно АЦП быстрее 1,5 MSPS. Для вычисления разноса не хуже 100 Гц время оцифровки не менее 10 мS. driver_gv(285 знак., 31.03.2017 07:12)
- ИМХО однозначно - быстрый МК с быстрым АЦП на борту и Фурье. Уже есть МК с АЦП до 80 MSPS, а уж с 1..10 MSPS - полно. Для озвученной задачи за глаза хватит ADC на 1-2 MSPS - MBedder(31.03.2017 02:15 - 02:46)
- Поломал всю голову, не могу без внешнего клока сделать следующее на Verilog... POV_(939 знак., 23.03.2017 22:09,
, pld, полностью)
- Правда не Verilog, а VHDL так разрисовывает по исходнику Си. Если это чем-нибудь поможет. UPD: Теперь и на Verilog. Dingo(830 знак., 29.03.2017 08:43 - 09:36)
- OUT-ов должно быть, минимум 3, один на выход и два (или более) для хранения внутренних состояний автомата. Без внутренних состояний будет получаться обычная комбинационная схема. Что мы и наблюдаем. (См. учебники - синтез триггеров итп.) - argus98(24.03.2017 12:38)
- Тут таке... Походу, у вас концептуальный трабл. ;О) mse homjak(401 знак., 24.03.2017 10:45)
- Вроде вот так.. irnt(1026 знак., 24.03.2017 00:55,
)
- Т. е. он как бы подан на такой триггер-защёлку, который умеет работать и по фронту (куда заведён второй), и по уровню (куда заведён третий), и при высоком уровне 3 превращается в прямоточную трубу, а при снятии снова запоминает последнее Николай Коровин(78 знак., 23.03.2017 22:47)
- Ну да.. пока все мои выкрутасы приводят ровно к одному результату - inS1 соединяется напрямую с outS4 )) - POV_(23.03.2017 23:30,
)
- У меня пока получается вот так. Я не уверен, можно ли решить задачу без дополнительного тактового сигнала для блока always. Сигнал S4 я сделал чувствительным к обоим фронтам S3. evgeniy1294(24.03.2017 16:38 - 16:42)
- Ощущение острой нехватки «ассемблерных вставок», чтобы руками развести сигналы. На асике это делается элементарно, ну, может,
пару инверторов между триггерами придётся воткнуть да не, паранойя. А вот как синтезатору такое объяснить… Николай Коровин(24.03.2017 12:30 - 12:34)
- Так? (безотносительно того, зачем и допустимо ли) Dingo(642 знак., 29.03.2017 10:53)
- Ставить логику на тактовые входы триггеров - весьма дурной тон. Я бы на месте "синтезатора" весьма оскорбился бы.. - argus98(24.03.2017 21:00)
- Дык... mse homjak(168 знак., 24.03.2017 13:01)
- Кстати, дэшки там не по фронту, а по уровню (лэтчи). Пока держится C, работает прямоточной трубой, а при снятии защёлкивает последнее состояние, которое имел. Это же классика: Николай Коровин(461 знак., 24.03.2017 23:30)
- Чёртова физическая скорость. Это тот уровень разработки, где, поэтически выражаясь, «из гонки состояний с заранее известным победителем в асинхронной схеме рождается синхронная схема». Она так легко контролируется в асике и БМК и так хреново Николай Коровин(17 знак., 24.03.2017 13:10)